Проектировка структурной схемы устройства сбора данных

Проектировка структурной схемы устройства сбора данных

Некоммерческое акционерное общество

«АЛМАТИНСКИЙ УНИВЕРСИТЕТ ЭНЕРГЕТИКИ И СВЯЗИ»

Кафедра электроники

Курсовая работа

по дисциплине «Цифровые устройства и микропроцессоры»

Алматы 2013г.

Содержание

Введение

Техническое задание

1.  Проектировка структурной схемы устройства сбора данных (УСД)

.    Программа работы УСД

2.1   Алгоритм работы устройства

2.2   Составление программы на языке ассемблера и её размещение в ОЗУ

Оценка быстродействия устройства

Заключение

Список литературы

Введение

Курсовая работа по дисциплине «Цифровые устройства и микропроцессоры» предназначена главным образом для того чтобы студент получил навыки схемотехники, организации и программирования микрокомпьютеров. Данная работа показывает все возможности данной дисциплины в области телекоммуникаций. Задачей курсовой работы является углубление знаний, полученных при изучении курса, а также развитие навыков самостоятельной работы с технической и справочной литературой. Основной задача это разработка функционально законченного устройства для обработки входных сигналов линии с использованием цифровых устройств и аналого-цифровых узлов.

Техническое задание

Спроектировать устройство сбора данных (УСД), которое должно работать следующим образом: последовательно опрашивая аналоговые сигналы, поступающие на F входов коммутатора каналов (КК), необходимо с помощью аналого-цифрового преобразователя (АЦП) преобразовать эти сигналы в цифровую форму (двоичные слова разрядностью 1 байт=8бит) и разместить в некоторую область оперативного запоминающего устройства (ОЗУ), начиная с ячейки, имеющей адрес с символическим названием М. УСД имеет в своем составе ОЗУ емкостью Q = N·n (N ячейка с разрядностью n) и форматом адресного слова 2 байта =16 бит. Синхронизация работы микропроцессорной системы осуществляется от генератора тактируемых импульсов (ГТИ). Частота синхронизации f=500 кГц. Исходные данные:

·  Число входов коммутатора каналов F=9

·        текущий адрес очередного канала должен храниться в регистре R=В

·        область оперативного запоминающего устройства (ОЗУ) M=012A ёмкость ОЗУ Q=32768x8

·        программа будет размещаться в памяти начиная с ячейки с адресом BEG=031A

Требуется:

а) проработать вопрос организации ОЗУ;

б) реализовать УСД в виде микропроцессорного устройства, выполненного на основе микропроцессора (МП) i8085. При этом, текущий адрес очередного канала должен храниться, согласно заданному варианту таблицы 1, в регистре R. Микропроцессорное устройство необходимо довести до уровня структурной схемы, составить программу его функционирования на языке ассемблера, составить таблицу размещения программы в памяти, начиная с ячейки с адресом BEG, а также составить программу в кодовых комбинациях (на машинном языке);

в) оценить быстродействие УСД.

1.   Проектировка структурной схемы устройства сбора данных (УСД)

Сначала выбираем микросхемы, которые будем использовать для решения поставленной перед нами задачи. Выберем микросхему HM62256 с организацией 32K×8 для ОЗУ. Она содержит 32K ячеек с разрядностью 8 бит. В нашем случае нужно использовать одну микросхему данного типа.

Обращение к ячейке, расположенной в той или иной линейке, обеспечивается с помощью управляющего сигнала CS - выбор кристалла. Для простоты примем, что микросхема в любой реализации имеет всего один вход CS. Тогда при CS =1 обращение к кристаллу (микросхеме) в данной линейке ОЗУ будет заблокировано. При CS =0 обращение разрешается(работает).

Для построения ОЗУ емкостью 32КХ8 потребуется 1 такая микросхема, так как

где М1 - емкость одной выбранной микросхемы,

Мт - требуемая емкость.

В этой микросхеме есть управляющий сигнал (добавлен сигнал разрешения выхода -OE). Когда этот сигнал пассивен (равен единице), входы/выходы данных микросхемы не функционируют независимо от режима работы, а если OE = 0 функционирует. Введение дополнительного сигнала позволяет более гибко управлять работой микросхемы. К тому же обычно в подобных микросхемах при пассивном сигнале -CS (равном единице) значительно уменьшается потребляемая мощность.

Рисунок 1. Схема построения ОЗУ

На рисунке 1 приведена схема построения такого ОЗУ. У микросхемы количество адресных входов А =15, так как 215 = 32К.

Применим микросхему HM62256.

Рисунок 2. Структурная схема УСД.

Структурная схема УСД, построенного в виде микропроцессорного устройства (МПУ), представлена на рисунке 2. Кроме микропроцессора, АЦП, оперативной памяти (ОП) и коммутатора аналоговых каналов, схема МПУ содержит два устройства ввода и одно устройство вывода данных, роль которых могут выполнять программно-управляемые регистры-порты, например, многорежимные буферные регистры (МБР) К580ИК80А. В таком варианте МПУ и шина управления может состоять всего из двух линий: ЗАПИСЬ и ЧТЕНИЕ. На схеме рисунка 2 для простоты не показаны: дешифратор сигналов выборки модуля ОП (CS) и триггер-флаг АЦП (Тфл).

2.    
Программа работы УСД

.1     Алгоритм работы устройства

По условиям задания Мhex = 012A BEGhex =031A, Mdec = 298, BEGdec = 794. Переведя из шестнадцатеричной системы счисления в десятичную систему мы видим, что программа начинается перед массивом, в который должны быть записаны снимаемые с АЦП данные.

Зададим начальные условия в первых трёх блоках. В первом блоке записываем в парный регистр HL адрес хранения данных М = 012A. Во втором блоке в регистр B записываем число каналов F = 9 = Ah. Согласно заданию в качестве счётчика регистра применим регистр B - блок 3. В аккумулятор загрузим начальный адрес канала 00h.

Начинается цикл проверки количества проверенных каналов.

Начинается цикл проверки стробирующего сигнала.

Блок 5: число (адрес) записанное в аккумуляторе по шине данных передаём в устройство вывода №1. После чего срабатывают переключатели в коммутаторе каналов и соединяется устройство (амперметр, вольтметр, спектрометр или другое устройство) с АЦП.

Блок 6: С выхода STR АЦП подаётся стробирующий сигнал в устройство ввода № 2. Двоичный код с АЦП поступает в устройство ввода №2. С устройства вывода № 2 передаём бит в регистр А.

Блок 7: Так как это только один бит и для того чтобы определить его значения необходимо сдвинуть его с первой позиции сразу в триггер С, а нулевое значение бита С на место 15 бита и так далее. То есть произвести сдвиг всех битов слева на право.

Блок 8: После чего проверяем сигнальный флаг триггера С. Если триггер С равен нулю возвращаемся в пятый блок и так до тех пор пока не поступит стробирующий бит.

Конец цикла проверки стробирующего бита.

Блок 9: Двоичный код с АЦП поступает в устройство ввода №1. С адреса устройства считываем код и записываем значение сигнала в регистр А.

Блок 10: После чего необходимо переписать в первую ячейку выделенную под память.

Блок 11: Увеличиваем значение регистра HL на один в данном цикле программы, для того чтобы следующее значение не затёрло предыдущие.

Блок 12: Увеличиваем значение регистра D на один для того чтобы в следующем цикле включился следующий по счёту канал.

Блок 13: Записываем значение находящееся в регистре D в аккумулятор.

Блок 14: Вычитаем из значение регистра А значение регистра B.

Блок 15: Проверяем флаговый триггер Z. Если он равен нулю начинаем цикл заново, то есть возврат в блок 5

Заканчивается цикл проверки количества проверенных каналов.

Программа закончила свою работу.

Блок-схема

2.2 Составление программы на языке ассемблера и её размещение в ОЗУ

В таблице 2 приведена таблица программы. Применим две метки M1 и M2 для циклов проверок.

Таблица 2

В таблице 3 приведено соответствие команд и ячеек памяти, сохраненных данных и ячеек.

Таблица 3.

В таблице 4 приведена программа цикла в кодовых комбинациях.

Таблица 4.

Оценка быстродействия устройства

Для оценки быстродействия микропроцессорного устройства будем считать, что максимальная длительность преобразования АЦП меньше длительности периода синхроимпульсов Т=2 мкс. Тогда в соответствии с таблицей 3 получим: на выполнение команд 1 ÷ 4 требуется 10+7+7+5=29тактов. На один проход по большому циклу (на выполнение команд 5 ÷ 15) нужно 10+10+4+10+10+7+5+5+5+4+10=80 тактов. Всего таких проходов F=910, что требует 80∙9=720 тактов. В итоге длительность цикла сбора данных составит t = (29+720) ∙2 мкс=1498 мкс.

ассемблер сигнал цифровой алгоритм

Заключение

В данной курсовой работе мы спроектировали устройство сбора данных на микропроцессорной основе, на примере микросхемы HM 62256. Проработали вопрос организации ОЗУ МП-системы. ОЗУ емкостью M=N*n (N ячейки с разрядностью n) и форматом адресного слова 2 байта = 16 бит.

Преобразовали структурную схему и блок-схему алгоритма функционирования МПС и составили программу на языке ассемблера в мнемонических и машинных кодах с размещением ее в ОЗУ, начиная с ячейки c 031А.

Оценили быстродействие микропроцессорного устройства.

Список литературы

1. С.Н. Петрищенко, Программа, методические указания и курсовая работа, АИЭиС, Алматы 2008.

. Суэцу Харуками, Микропроцессорные системы управления, 2008.

. Угрюмов Е.П. Цифровая схемотехника.- СПб.: БХВ - Санкт-Петербург, 2000. - 528 с.

. Бойко В.И., Гуржий А.Н., Жуйков В.Я. и др. Схемотехника электронных устройств. Цифровые устройства.- СПб.: БХВ - Петербург, 2004. - 512 с.

. Бойко В.И., Гуржий А.Н., Жуйков В.Я. и др. Схемотехника электронных устройств. Микропроцессоры и микроконтроллеры.- СПб.: БХВ - Петербург, 2004. - 464 с.