Синтез керуючих автоматів

Вид работы:

Курсовая работа (т)
Предмет:

Информатика, ВТ, телекоммуникации
Язык:

Русский
,
Формат файла:
MS Word

6,29 Mb
Опубликовано:

2011-02-17

Скачать курсовую работу Читать текст online Заказать курсовую
*Помощь в написании! Посмотреть все курсовые работы

Вы можете узнать стоимость помощи в написании студенческой работы.

Синтез керуючих автоматів

ВСТУП

Принцип мікропрограмного керування припускає, що цифровий пристрій складається з двох частин: операційний автомат (ОА) і керуючий автомат (КА). ОА виконує найпростіші операції (мікрооперації) типу зсув, алгебраїчне додавання, кон’юнкція, диз’юнкція і т.п. КА формує послідовність керуючих символів в ОА, під впливом яких ОА реалізує більш складні алгоритми. Такі послідовності операцій називаються мікропрограмами та, звичайно, записуються у вигляді граф-схеми алгоритму.

КА розділяються на дві великі групи: автомати з жорсткою логікою та автомати з програмованою логікою. У свою чергу автомати з жорсткою логікою підрозділяються на автомати, виконані за схемою Мілі (КА Мілі) і за схемою Мура (КА Мура), автомати з програмованою логікою – на автомати з примусовою адресацією та з природною адресацією.

В автоматах з жорсткою логікою схема автомата однозначно інтерпретує граф-схему мікропрограми. В автоматах із програмованою логікою граф-схема інтерпретується у вигляді програми, що зберігається в пам’яті автомата.

1. СИНТЕЗ ОПЕРАЦІЙНОГО АВТОМАТА

1.1 Аналіз вхідних даних

Загальна формула для обчислювання результату S має такий вигляд:

Формулі , та згідно з варіантом завдання:

Загальний алгоритм для обчислювання формули S приведений на рисунку 1.1.

Для обчислювання формули S використовується ІМp-модель (Individual Mutual with Parallel part - IMp).

Рис. 1.1 – Загальний алгоритм для обчислювання формули S

Схему взаємодії операційного та керуючої частин у цифровому просторі зображено на рисунку 1.2.

Рис. 1.2 – Структура цифрового пристрою

Структурна схема ІМp - моделі зображена на рисунку 1.3

Рис. 1.3 – Структура операційного пристрою

Пам’ять автомата складається з регістрів загального призначення R_1,... , R_n.

Локальні шини А₁, А₂, A₃ призначені для прийому інформації з пам’яті та передачі її на комбінаційні схеми (КС).

В даному випадку використовуються КС двох типів: одномісні та двомісні.

Рис. 1.4 – Приклад комбінаційних схем

Однак, у даному ОА використовуються лише деякі з них.

1.2 Розробка функціонального алгоритму

Функціональна і структурна організація операційних пристроїв (ОУ) базується на принципі мікро програмного керування, сформульованому в 1951 році М. Уилксом. Відповідно до цього принципу будь-яка машинна операція розділяється на послідовність елементарних дій по обробці інформації – мікро операцій (МО). Порядок проходження мікро операцій визначається спеціальними логічними умовами (ЛУ), що у залежності від значень оброблюваної інформації приймають значення "істина" (1) або "неправда" (0). Алгоритм операцій в ОУ, записаний у термінах мікро операцій і логічних умов, що відбиває порядок проходження мікро операцій у часі, називається мікропрограмою.

Функція УА – це оперативна схема алгоритму, операторами якої є символи

, що ототожнюються з МО, виконуваними ОА, як логічні умови використовуються булеві перемінні . Найбільше часто операторна схема алгоритму представляється у виді граф-схеми алгоритму (ГСА).

Граф-схема алгоритму. Орієнтований зв'язаний граф – граф, що містить одну початкову вершину, одну кінцеву вершину, довільну безліч умовних і операторних вершин.

Будова ІМр автомата дозволяє паралельно виконувати одномісну та двумісну операції, тобто можливо виконувати за одне завантаження автомату завантаження двох операнд. Наприклад, у п’ятій вершині зроблено саме так.

Кожній дії, завантаженню автомата, відповідає Y[і].

Ідентичні дії відповідають однаковим командам, Y[і].

Логічні умови позначаються – XL, однаковим умовам відповідають однакові XL.

Функціональний алгоритм приведений на рисунку 1.5.

Рис. 1.5 – Функціональний алгоритм

1.3 Розробка структурної схеми автомата

1.3.1. Визначення набору регістрів пам’яті:

Rg : {RA, RB, RC, RS₁, RS₂, RS₃}

1.3.2. Набір комбінаційних схем:

Одномісні: КС1 : {L₁, L₂, L₃, R₁, R₂, R₃}

На шину C повинні поступати всі аргументи одномісних операцій.

Двомісні: КС2: {Sum, Sub}

Припустимо, що операція відіймання виконується наступним чином:

Sub := B - A, тому від’ємне завжди повинно знаходитись на шині B, а від’ємник на шині А. В іншій двомісній операції Sum порядок операндів значення не має.

Рис. 1.6 – Структурна схема автомата

1.3.3. Зв'язки між регістрами та локальними шинами

Наша схема має три шини: А та B – двомісні, та шина C – одномісна.

A {RA, RB, RC, RS₁, RS₂, RS₃}

B {RA, RB, RC, RS₁, RS₂, RS₃}

C {RA, RB, RC, RS₁, RS₂, RS₃}

1.3.4. Зворотні зв'язки шин Z1 та Z2 з регістрами пам’яті

Шини, що є результативними:

Z₁ – результати одномісних операцій, а Z₂ – двомісних операцій.

Z₁ {RA, RB, RC, RS₁, RS₂, RS₃}

Z₂ {RA, RB, RC, RS₁, RS₂, RS₃}

Кожний елемент, котрий діє у схемі може виконуватись тільки при наявності відповідного керуючого сигналу y_[n].

у₁, у₂, у₃ – завантаження початкових даних на шини.

у₄– у₁₅ – завантаження даних у регістри пам'яті.

у₁₆–у₃₃ – завантаження з пам'яті на локальні шини А, B, C.

у₃₄, у₃₉ – завантаження результатів одномісних операцій на шину Z₁.

y₄₀–у₄₁ – завантаження результатів двомісних операцій на шину Z₂.

Отримані таким чином дані заносимо до таблиці 1.1

Табл. 1.1 –Таблиця мікрооперацій

Мікрооперація

Z₁

Z₂

Result

формула

регістр

форм.

регістр

RA := <A>

RB := <B>

<B>

y₂

<A>

y₁

RA:=Z₂

RB:=Z₁

y₄

y₇

RC := <C>

<C>

y₃

RC:=Z₂

y₈

RS₃ := RA + RB

y₁₇

y₂₁

RA+RB

y₄₀

RS₃:=Z₂

y₁₄

RS₂ := RA – RB

y₂₀

y₁₈

RA-RB

y₄₁

RS₂:=Z₂

y₁₂

RS₁ := L₃(RS₂)

RS₂

y₂₈

L₃(RS₂)

y₃₆

RS₁:=Z₁

y₁₁

RS₁ := RS₁ – RS₂

RS₂

y₂₉

RS₁

y₂₇

RS₁-RS₂

y₄₁

RS₁:=Z₂

y₁₀

RS₂ := L₂(RA)

y₁₆

L₂(RA)

y₃₅

RS₂:=Z₁

y₁₃

RS₃ := L₁(RB)

y₁₉

L₁(RB)

y₃₄

RS₃:=Z₁

y₁₅

RS₁ := RS₂ – RS₃

RS₃

y₃₂

RS₂

y₃₀

RS₂-RS₃

y₄₁

RS₁:=Z₂

y₁₀

RS₁ := L₂(RA)

y₁₆

L₂(RA)

y₃₅

RS₁:=Z₁

y₁₁

RS₁ := RS₁ – RA

y₁₇

RS₁

y₂₇

RS₁-RA

y₄₁

RS₁:=Z₂

y₁₀

RS₁ := R₁(RS₁)

RS₁

y₂₅

R₁(RS₁)

y₃₇

RS₁:=Z₁

y₁₁

RS₁ := RS₁ – RB

y₂₀

RS₁

y₂₇

RS₁-RB

y₄₁

RS₁:=Z₂

y₁₀

RS₃ := RB – RA

y₁₇

y₂₁

RB-RA

y₄₁

RS₃:=Z₂

y₁₄

RS₃ := R₁(RB)

y₁₉

R₁(RB)

y₃₇

RS₃:=Z₁

y₁₅

RS₂ := RA – RS₃

RS₃

y₃₂

y₁₈

RA-RS₃

y₄₁

RS₂:=Z₂

y₁₂

RS₂ := RA + RB

RS₃ := L₁(RC)

y₁₇

y₂₁

y₂₂

L₁(RC)

y₃₄

RA+RB

y₄₀

RS₂:=Z₂

RS₃:=Z₁

y₁₂ y₁₅

RS₂ := RS₂ – RS₃

RS₃

y₃₂

RS₂

y₃₀

RS₂-RS₃

y₄₁

RS₂:=Z₂

y₁₂

RS₂ := RS₂ – RC

y₂₃

RS₂

y₃₀

RS₂-RC

y₄₁

RS₂:=Z₂

y₁₂

RS₃ := L₁(RB)

y₁₉

L₁(RB)

y₃₄

RS₃:=Z₁

y₁₅

RS₃ := RA – RS₃

RS₃

y₃₂

y₁₈

RA-RS₃

y₄₁

RS₃:=Z₂

y₁₄

RS₂ := L₃(RS₃)

RS₃

y₃₁

L₃(RS₃)

y₃₆

RS₂:=Z₁

y₁₃

RS₂ := RS₂ – RS₃

RS₃

y₃₂

RS₂

y₃₀

RS₂-RS₃

y₄₁

RS₂:=Z₂

y₁₂

RS₂ := R₃(RS₂)

RS₂

y₂₈

R₃(RS₂)

y₃₉

RS₂:=Z₁

y₁₃

RS₃ := RC + RB

y₂₀

y₂₄

RB+RC

y₄₀

RS₃:=Z₂

y₁₄

RS₃ := L₁(RS₃)

RS₃

y₃₁

L₁(RS₃)

y₃₄

RS₃:=Z₁

y₁₅

RS₃

y₃₂

y₂₄

RS₃+RC

y₄₀

RS₃:=Z₂

y₁₄

RC := L₂(RB)

RS₃ := RA – RB

y₂₀

y₁₈

y₁₉

L₂(RB)

y₃₅

RA-RB

y₄₁

RC:=Z₁

RS₃:=Z₂

y₉ y₁₄

RS₃ := RS₃ – RC

y₂₃

RS₃

y₃₃

RS₃-RC

y₄₁

RS₃:=Z₂

y₁₄

RS₃ := RC – RA

y₁₇

y₂₄

RC-RA

y₄₁

RS₃:=Z₂

y₁₄

RS₃ := R₂(RS₃)

RS₃

y₃₁

R₂(RS₃)

y₃₈

RS₃:=Z₁

y₁₅

RS₁ := L₁(RS₁)

RS₁

y₂₅

L₁(RS₁)

y₃₄

RS₁:=Z₁

y₁₁

RS₁ := RS₂ + RS₁

RS₁

y₂₆

RS₂

y₃₀

RS₁+RS₂

y₄₀

RS₁:=Z₂

y₁₀

RS₁ := RS₂ – RS₁

RS₁

y₂₆

RS₂

y₃₀

RS₂-RS₁

y₄₁

RS₁:=Z₂

y₁₀

RS₁ := L₂(RS₃)

RS₃

y₃₁

L₂(RS₃)

y₃₅

RS₁:=Z₁

y₁₁

RS₁ := RS₂ + RS₁

RS₁

y₂₆

RS₂

y₃₀

RS₁+RS₂

y₄₀

RS₁:=Z₂

y₁₀

Рис. 1.7 – Структурна граф-схема операційного автомата

2. СИНТЕЗ КЕРУЮЧИХ АВТОМАТІВ З ЖОРСТКОЮ ЛОГІКОЮ

На практиці використовуються дві моделі МПА - автомат Милі й автомат Мура, розходження між якими полягає у функції виходу. В автоматі Милі вихідний сигнал залежить від поточного стану і вхідного сигналу, а в автоматі Мура‑ тільки від стану. Незалежно від типу МПА для їхнього синтезу використовується однакова методика, що включає наступні етапи:

1. Оцінка станів автомата на ГСА.

2. Побудова таблиці переходів.

3. Кодування станів УА.

4. Побудова прямої структурної таблиці.

5. Формування системи булевських функцій (СБФ) для вихідних сигналів і функцій збудження елементів пам'яті

6. Синтез схеми в заданому елементному базисі.

2.1 Методика синтезу автомата Мура

На першому етапі початкова і кінцева вершини відзначаються окремим станом.

Побудова таблиці переходів зводиться, до формувань по відзначеної ГСА таблиці, що містить стовпці: a_m - вихідний стан; a_s - стан переходу; X(a_m, a_s) - кон’юнкція вхідних перемінних, визначальний перехід (a_m, a_s) і відповідна функції переходу іj, де Y_і відзначений станом a_m, Y – стан As, Y(a_m) - вихідні сигнали; h=1, H - номер переходу.

При кодуванні станів необхідно прагнути до такого кодування, що зменшує кількість функцій збудження, що приймають одиничне значення, і, отже, складність схеми УА.

Для цих цілей рекомендується використовувати алгоритми кодування.

Структурна схема автомата Мура (див. рис. 2.1):

1. Пам'ять – зберігає код стану (Q);

2. Дешифратор (ДС) – виконує перетворення коду в унітарний код, вказує на поточний стан.

На базі вектора станів А схема вихідних сигналів (СФВС) формує вихідні сигнали керуючого автомата y.

Автомат Мура має свою відмінність - вихідний сигнал y залежить не від вхідного Х, а від стану.

Автомат Мура, як і кожний інший автомат складається з двох частин: комбінаційна схема та пам'ять (тригер).

Для синтезу автомата Мура потрібно позначити кожну операторну вершину через a_[i], починаючи з “початок” - і закінчуючи “кінець” - , так як це зроблено на рисунку 2.2.

Записуємо до таблиці 2.2 отримані результати: поточний стан (мітка вершини та номер її значення в двійковій системі вираховування), наступний стан (мітка вершини та номер її значення в двійковій системі вираховування), вхідний сигнал Х, вихідний сигнал Y та функції збудження пам'яті у заданому тригері (згідно варіанта - у тригері RS).

Рис. 2.2 – Граф-схема автомата Мура

Табл. 2.1 – Структура переходів для автомата Мура

№ п/п	Поточний стан		Наступний стан		Вхідний сигнал Х	Вихідний сигнал y	S входи тригерів	R входи тригерів
№ п/п	A_m	код	A_s	код	Вхідний сигнал Х	Вихідний сигнал y	S входи тригерів	R входи тригерів
1	a₀	000000	a₁	000001	1	-	S₆
2	a₁	000001	a₂	000010	1	у₁ у₂ y₄ y₇	S₅	R₆
3	a₂	000010	a₃	000011	1	y₃ у₈	S₆
4	a₃	000011	a₄ a₇ a₁₀	000100 000111 001010	X₃ nX₃ X₄ nX₃ nX₄	у₁₄ у₁₇ у₂₁ y₄₀	S₄ S₄ S₃	R₅ R₆ R₆
5	a₄	000100	a₅	000101	1	y₁₂ у₁₈ у₂₀ y₄₁	S₆
6	a₅	000101	a₆	000110	1	y₁₁ y₂₈ y₃₆	S₅	R₆
7	a₆	000110	a₁₄	001110	1	y₁₀ y₂₇ y₂₉ y₄₁	S₃
8	a₇	000111	a₈	001000	1	y₁₃ y₁₆ y₃₅	S₃	R₄ R₅ R₆
9	a₈	001000	a₉	001001	1	y₁₅ y₁₉ y₃₄	S₆
10	a₉	001001	a₁₄	001110	1	y₁₀ y₃₀ y₃₂ y₄₁	S₄ S₅	R₆
11	a₁₀	001010	a₁₁	001011	1	y₁₁ y₁₆ y₃₅	S₆
12	a₁₁	001011	a₁₂	001100	1	y₁₀ y₁₇ y₂₇ y₄₁	S₄	R₅ R₆
13	a₁₂	001100	a₁₃	001101	1	y₁₁ y₂₅ y₃₇	S₆
14	a₁₃	001101	a₁₄	001110	1	y₁₀ y₂₀ y₂₇ y₄₁	S₅	R₆
15	a₁₄	001110	a₁₅ a₁₇ a₂₀	001111 010001 010100	X₃ nX₃ X₄ nX₃ nX₄	y₁₄ y₁₇ y₂₁ y₄₁	S₆ S₂ S₆ S₂	R₃ R₄ R₅ R₃ R₅
16	a₁₅	001111	a₁₆	010000	1	y₁₅ y₁₉ y₃₇	S₂	R₃ R₄ R₅ R₆
17	a₁₆	010000	a₂₅	011001	1	y₁₂ y₁₈ y₃₂ y₄₁	S₃ S₆
18	a₁₇	010001	a₁₈	010010	1	y₁₂ y₁₅ y₁₇ y₂₁ y₂₂ y₃₄ y₄₀	S₅	R₆
19	a₁₈	010010	a₁₉	010011	1	y₁₂ y₃₀ y₃₂ y₄₁	S₆
20	a₁₉	010011	a₂₅	011001	1	y₁₂ y₂₃ y₃₀ y₄₁	S₃	R₅
21	a₂₀	010100	a₂₁	010101	1	y₁₅ y₁₉ y₃₄	S₆
22	a₂₁	010101	a₂₂	010110	1	y₁₄ y₁₈ y₃₂ y₄₁	S₅	R₆
23	a₂₂	a₂₃	010111	1	y₁₃ y₃₁ y₃₆	S₆
24	a₂₃	010111	a₂₄	011000	1	y₁₂ y₃₀ y₃₂ y₄₁	S₃	R₄ R₅ R₆
25	a₂₄	011000	a₂₅	011001	1	y₁₃ y₂₈ y₃₉	S₆
26	a₂₅	011001	a₂₆ a₂₈ a₃₀	011010 011100 011110	X₃ nX₃ X₄ nX₃ nX₄	y₁₄ y₂₀ y₂₄ y₄₀	S₅ S₄ S₄ S₅	R₆ R₆ R₆
27	a₂₆	011010	a₂₇	011011	1	y₁₅ y₃₁ y₃₄	S₆
28	a₂₇	011011	a₃₂ a₃₄ a₃₅	100000 100010 100011	X₂ nX₂ X₁ nX₂ nX₁	y₁₄ y₂₄ y₃₂ y₄₀	S₁ S₁ S₁	R₂ R₃ R₅ R₆ R₂ R₃ R₆ R₂ R₃
29	a₂₈	011100	a₂₉	011101	1	y₉ y₁₄ y₁₈ y₁₉ y₂₀ y₃₅ y₄₁	S₆
30	a₂₉	011101	a₃₂ a₃₄ a₃₅	100000 100010 100011	X₂ nX₂ X₁ nX₂ nX₁	y₁₄ y₂₃ y₃₃ y₄₁	S₁ S₁ S₅ S₁ S₅	R₂ R₃ R₄ R₆ R₂ R₃ R₄ R₆ R₂ R₃ R₄
31	a₃₀	011110	a₃₁	011111	1	y₁₄ y₁₇ y₂₄ y₄₁	S₆
32	a₃₁	011111	a₃₂ a₃₄ a₃₅		X₂ nX₂ X₁ nX₂ nX₁	y₁₅ y₃₁ y₃₈	S₁ S₁ S₁	R₂ R₃ R₄ R₅ R₆ R₂ R₃ R₄ R₆ R₂ R₃ R₄
33	a₃₂	100000	a₃₃	100001	1	y₁₁ y₂₅ y₃₄	S₆
34	a₃₃	100001	a₀	000000	1	y₁₀ y₂₆ y₃₀ y₄₀		R₁ R₆
35	a₃₄	100010	a₀	000000	1	y₁₀ y₂₆ y₃₀ y₄₁		R₁ R₅
36	a₃₅	100011	a₃₆	100100	1	y₁₁ y₃₁ y₃₅	S₄	R₅ R₆
37	a₃₆	100100	a₀	000000	1	y₁₀ y₂₆ y₃₀ y₄₀		R₁ R₄

2.2 Формування схеми автомата Мура

2.2.1 Функції збудження пам'яті та їх синтез у заданий базис:

2.2.2 Синтез дешифратора та його синтез у заданий базис:

Синтез дешифратора для автомата Мура розробляється так само, як і синтез для автомата Мілі(див. далі).

2.2.3 Рівняння вихідних сигналів та їх синтез у заданий базис:

2.3 Методика синтезу автомата Мілі

Структурна схема автомата Мілі (зображена на рис. 2.3) включає ті ж етапи, що і синтез КА Мура. Відрізняється від схеми автомата Мура тим, що вихідні сигнали Y залежать від вхідних Х.

Порядок синтезу автомата Мілі:

1. Позначаємо вхід початкових та кінцевих станів;

2. Позначаємо вихід операторних вершин у паралельних гілках одним станом (див. рис. 2.4). Кожна операторна вершина відзначається окремим станом. Таблиця переходів автомата має наступні стовпці: a_m, a_s - вихідний стан і стан переходу.

Х (am,as) - кон’юнкція вхідних перемінних, визначальний перехід (a_m, a_s),

Y_h - вихідний сигнал на переході (a_m, a_s).

Для синтезу логічної схеми в заданому базисі необхідно перетворити СБФ за правилами Де-Моргана з урахуванням обмежень елементного базису - числа входів і навантажувальної здатності.

Рис. 2.5 – Граф-схема автомата Мілі

Табл. 2.2 – Структура переходів для автомата Мілі

№ п/п	Поточний стан		Наступний стан		Вхідний сигнал Х	Вихідний сигнал y	S входи тригерів	R входи тригерів
№ п/п	A_m	код	A_s	код	Вхідний сигнал Х	Вихідний сигнал y	S входи тригерів	R входи тригерів
1	a₀	00000	a₁	00001	1	у₁ у₂ y₄ y₇	S₅
2	a₁	00001	a₂	00010	1	y₃ у₈	S₄	R₅
3	a₂	00010	a₃	00011	1	у₁₄ у₁₇ у₂₁ y₄₀	S₅
4	a₃	00011	a₄ a₆ a₈	00100 00110 01000	X₃ nX₃ X₄ nX₃ nX₄	y₁₂ у₁₈ у₂₀ y₄₁ y₁₃ y₁₆ y₃₅ y₁₁ y₁₆ y₃₅	S₃ S₃ S₂	R₄ R₅ R₅ R₄ R₅
5	a₄	00100	a₅	00101	1	y₁₁ y₂₈ y₃₆	S₅
6	a₅	00101	a₁₁	01011	1	y₁₀ y₂₇ y₂₉ y₄₁	S₂ S₄	R₃
7	a₆	00110	a₇	00111	1	y₁₅ y₁₉ y₃₄	S₅
8	a₇	00111	a₁₁	01011	1	y₁₀ y₃₀ y₃₂ y₄₁	S₂	R₃
9	a₈	01000	a₉	01001	1	y₁₀ y₁₇ y₂₇ y₄₁	S₅
10	a₉	01001	a₁₀	01010	1	y₁₁ y₂₅ y₃₇	S₄	R₅
11	a₁₀	01010	a₁₁	01011	1	S₅
12	a₁₁	01011	a₁₂	01100	1	y₁₄ y₁₇ y₂₁ y₄₁	S₃	R₄ R₅
13	a₁₂	01100	a₁₃ a₁₄ a₁₆	01101 01110 10000	X₃ nX₃ X₄ nX₃ nX₄	y₁₅ y₁₉ y₃₇ y₁₂ y₁₅ y₁₇ y₂₁ y₂₂ y₃₄ y₄₀ y₁₅ y₁₉ y₃₄	S₅ S₄ S₁	R₂ R₃
14	a₁₃	01101	a₂₀	10100	1	y₁₂ y₁₈ y₃₂ y₄₁	S₁	R₂ R₅
15	a₁₄	01110	a₁₅	01111	1	y₁₂ y₃₀ y₃₂ y₄₁	S₅
16	a₁₅	01111	a₂₀	10100	1	y₁₂ y₂₃ y₃₀ y₄₁	S₁	R₂ R₄ R₅
17	a₁₆	10000	a₁₇	10001	1	y₁₄ y₁₈ y₃₂ y₄₁	S₅
18	a₁₇	10001	a₁₈	10010	1	y₁₃ y₃₁ y₃₆	S₄	R₅
19	a₁₈	10010	a₁₉	10011	1	y₁₂ y₃₀ y₃₂ y₄₁	S₅
20	a₁₉	10011	a₂₀	10100	1	y₁₃ y₂₈ y₃₉	S₃	R₄ R₅
21	a₂₀	10100	a₂₁	10101	1	y₁₄ y₂₀ y₂₄ y₄₀	S₅
22	a₂₁	10101	a₂₂ a₂₃ a₂₄	10110 10111 11000	X₃ nX₃ X₄ nX₃ nX₄	y₁₅ y₃₁ y₃₄ y₉ y₁₄ y₁₈ y₁₉ y₂₀ y₃₅ y₄₁ y₁₄ y₁₇ y₂₄ y₄₁	S₄ S₄ S₂	R₅ R₃ R₅
23	a₂₂	10110	a₂₅	11001	1	y₁₄ y₂₄ y₃₂ y₄₀	S₂ S₅	R₃ R₄
24	a₂₃	10111	a₂₅	11001	1	y₁₄ y₂₃ y₃₃ y₄₁	S₂	R₃ R₄
25	a₂₄	11000	a₂₅	11001	1	y₁₅ y₃₁ y₃₈	S₅
26	a₂₅	11001	a₂₆ a₀ a₂₇	11010 00000 11011	X₂ nX₂ X₁ nX₂ nX₁	y₁₁ y₂₅ y₃₄ y₁₀ y₂₆ y₃₀ y₄₁ y₁₁ y₃₁ y₃₅	S₄ S₄	R₅ R₁ R₂ R₅
27	a₂₆	11010	a₀	00000	1	y₁₀ y₂₆ y₃₀ y₄₀		R₁ R₂ R₄
28	a₂₇	11011	a₀	00000	1	y₁₀ y₂₆ y₃₀ y₄₀		R₁ R₂ R₄ R₅

2.4 Формування схеми автомата Мілі

2.4.1 Функції збудження пам'яті та їх синтез у заданий базис:

2.4.2 Синтез дешифратора та його синтез у заданий базис.

Методика синтезу дешифратора до автомата Мілі:

§ таблиця істинності (Карта Карно);

§ Карта Карно для одержання мінімізованої функції збудження;

§ запис формул функцій збудження;

§ побудова схеми.

Оскільки на кожнім наборі вхідних перемінних активний тільки один біт, то Карту Карно можна зобразити одну загальну для усіх вихідних сигналів. При цьому в осередках Карти Карно записуються не одиниці, а імена відповідних функцій.

Табл. 2.3 – Карта Карно до дешифратора автомата Мілі

	000 001 011 010 110 111 101 100
00 01 11 10	а₀	а₁	а₃	а₂	а₆	а₇	а₅	а₄
	а₈	а₉	а₁₁	а₁₀	а₁₄	а₁₅	а₁₃	а₁₂
	а₂₄	а₂₅	а₂₇	а₂₆	*	*	*	*
	а₁₆	а₁₇	а₁₉	а₁₈	а₂₂	а₂₃	а₂₁	а₂₀

...

Електрична схема дешифратора зображена на рисунку 2.6.

Рис. 2.6 – Дешифратор. Функціональна схема.

2.4.3 Рівняння вихідних сигналів та їх синтез у заданий базис:

3. Синтез автоматів з програмованою логікою

3.1 Синтез автомата з примусовою адресацією команд

ПЗУ – зберігаємий набір команд, кожна з котрих несе інформацію про набір вихідного сигналу, про поточний такт та адресу мікрокоманд, котрі повинні бути виконані у наступному такті.

Рис. 3.1 - Формат МК

Рис. 3.2 - Структурна схема АПЛ з примусовою адресацією мікрокоманд

Аналіз рисунка 3.2:

§ СФВС - дозволяє декодувати інформацію, що утримується в полі Y.

§ САХ - являє собою мультиплексор на інформаційні входи якого подаються вхідні сигнали, а на адресні, код з поля Nх при цьому на А₀ завжди подається сигнал "0", у такий спосіб формується сигнал Z, що забезпечує передачу на адресний вхід пам'яті А або А₀, або А₁.

Для того щоб сформувати вміст ROM по граф-схемі мікрокоманд необхідно:

§ відзначити номера мікрокоманд;

§ закодувати вихідні сигнали і сформувати мікрокоманди по заданому форматі;

§ сформувати таблицю вмісту ROM.

Рис. 3.3 – Граф-схема автомата з примусовою адресацією команд

Для скорочення довжини слова ROM будемо використовувати принцип максимального кодування вихідних сигналів.

Табл. 3.1 – Максимальне кодування вихідних сигналів

№ п/п	Макрокоманда	Мікрооперації	Код
1	Y₀	-	000000
2	Y₁	y₁ y₂ y₄ y₇	000001
3	Y₂	y₃ y₈	000010
4	Y₃	y₁₄ y₁₇ y₂₁ y₄₀	000011
5	Y₄	y₁₁ y₁₆ y₃₅	000100
6	Y₅	y₁₀ y₁₇ y₂₇ y₄₁	000101
7	Y₆	y₁₁ y₂₅ y₃₇	000110
8	Y₇	y₁₀ y₂₀ y₂₇ y₄₁	000111
9	Y₈	y₁₃ y₁₆ y₃₅	001000
10	Y₉	y₁₅ y₁₉ y₃₄	001001
11	Y₁₀	y₁₀ y₃₀ y₃₂ y₄₁
12	Y₁₁	y₁₂ y₁₈ y₂₀ y₄₁	001011
13	Y₁₂	y₁₁ y₂₈ y₃₆	001100
14	Y₁₃	y₁₀ y₂₇ y₂₉ y₄₁	001101
15	Y₁₄	y₁₄ y₁₇ y₂₁ y₄₁	001110
16	Y₁₅	y₁₅ y₁₉ y₃₄	001111
17	Y₁₆	y₁₄ y₁₈ y₃₂ y₄₁	010000
18	Y₁₇	y₁₃ y₃₁ y₃₆	010001
19	Y₁₈	y₁₂ y₃₀ y₃₂ y₄₁	010010
20	Y₁₉	y₁₃ y₂₈ y₃₉	010011
21	Y₂₀	y₁₂ y₁₅ y₁₇ y₂₁ y₂₂ y₃₄ y₄₀	010100
22	Y₂₁	y₁₂ y₃₀ y₃₂ y₄₁	010101
23	Y₂₂	y₁₂ y₂₃ y₃₀ y₄₁	010110
24	Y₂₃	y₁₅ y₁₉ y₃₇	010111
25	Y₂₄	y₁₂ y₁₈ y₃₂ y₄₁	011000
26	Y₂₅	y₁₄ y₂₀ y₂₄ y₄₀	011001
27	Y₂₆	y₁₄ y₁₇ y₂₄ y₄₁	011010
28	Y₂₇	y₁₅ y₃₁ y₃₈	011011
29	Y₂₈	y₉ y₁₄ y₁₈ y₁₉ y₂₀ y₃₅ y₄₁	011100
30	Y₂₉	y₁₄ y₂₃ y₃₃ y₄₁	011101
31	Y₃₀	y₁₅ y₃₁ y₃₄	011110
32	Y₃₁	y₁₄ y₂₄ y₃₂ y₄₀	011111
33	Y₃₂	y₁₁ y₃₁ y₃₅	100000
34	Y₃₃	y₁₀ y₂₆ y₃₀ y₄₀y₀	100001
35	Y₃₄	y₁₀ y₂₆ y₃₀ y₄₁y₀	100010
36	Y₃₅	y₁₁ y₂₅ y₃₄	100011

Табл. 3.2 – Структура переходів для автомата з примусовою адресацією команд

Адреса а₁а₂а₃а₄а₅а₆	Y 0..5	X 6..8	FA₀ 9..14	FA₁ 15..20	Перехід
000000	000001	000	000001	*	b₀ → b₁
000001	000010	000	000010	*	b₁ → b₂
000010	000011	011	000011	001011	b₂ →
000011	000000	100	000100	001000	b₃ →
000100	000100	000	000101	*	b₄ → b₅
000101	000101	000	000110	*	b₅ → b₆
000110	000110	000	000111	*	b₆ → b₇
000111	000111	000	001110	*	b₇ → b₁₄
001000	001000	000	001001	*	b₈ → b₉
001001	001001	000	001010	*	b₉ → b₁₀
001010	001010	000	001110	*	b₁₀ → b₁₄
001011	001011	000	001100	*	b₁₁ → b₁₂
001100	001100	000	001101	*	b₁₂ → b₁₃
001101	001101	000	001110	*	b₁₃ → b₁₄
001110	001110	011	001111	011000	b₁₄ →
001111	000000	100	010000	010101	b₁₅ →
010000	001111	000	010001	*	b₁₆ → b₁₇
010001	010000	000	010010	*	b₁₇ → b₁₈
010010	010001	000	010011	*	b₁₈ → b₁₉
010011	010010	000	010100	*	b₁₉ → b₂₀
010100	010011	000	011010	*	b₂₀ → b₂₆
010101	010100	000	010110	*	b₂₁ → b₂₂
010110	010101	000	010111	*	b₂₂ → b₂₃
010111	010110	000	011010	*	b₂₃ → b₂₆
011000	010111	000	011001	*	b₂₄ → b₂₅
011001	011000	000	011010	*	b₂₅ → b₂₆
011010	011001	011	011011	100000	b₂₆ →
011011	000000	100	011100	011110	b₂₇ →
011100	011010	000	011101	*	b₂₈ → b₂₉
011101	011011	010	100010	100110	b₂₉ →
011110	011100	000	011111	*	b₃₀ → b₃₁
011111	011101	010	100010	100110	b₃₁ →
100000	011110	000	100001	*	b₃₂ → b₃₃
100001	011111	010	100010	100110	b₃₃ →
100010	000000	001	100011	100101	b₃₄ →
100011	100000	000	100100	*	b₃₅ → b₃₆
100100	100001	000	000000	*	b₃₆ → кінець
100101	100010	000	000000	*	b₃₇ → кінець
100110	100011	000	100111	*	b₃₈ → b₃₉
100111	100001	000	000000	b₃₉ → кінець

Табл. 3.3 – Таблиця кодів станів автомата з примусовою адресацією команд

№ п/п	Стан	Код
1	b₀	000000
2	b₁	000001
3	b₂	000010
4	b₃	000011
5	b₄	000100
6	b₅	000101
7	b₆	000110
8	b₇	000111
9	b₈	001000
10	b₉	001001
11	b₁₀	001010
12	b₁₁	001011
13	b₁₂	001100
14	b₁₃	001101
15	b₁₄	001110
16	b₁₅	001111
17	b₁₆	010000
18	b₁₇	010001
19	b₁₈	010010
20	b₁₉	010011
21	b₂₀	010100
22	b₂₁	010101
23	b₂₂	010110
24	b₂₃	010111
25	b₂₄	011000
26	b₂₅	011001
27	b₂₆	011010
28	b₂₇	011011
29	b₂₈	011100
30	b₂₉	011101
31	b₃₀	011110
32	b₃₁	011111
33	b₃₂	100000
34	b₃₃	100001
35	b₃₄	100010
36	b₃₅	100011
37	b₃₆	100100
38	b₃₇	100101
39	b₃₈	100110
40	b₃₉	100111

Табл. 3.4 – Таблиця вхідних сигналів автомата з примусовою адресацією команд

№ п/п	Вхідний стан	Код
1	Х₀	000
2	Х₁	001
3	Х₂	010
4	Х₃	011
5	X₄	100

Рівняння вихідних сигналів та їх
синтез у заданий базис:

3.2 Синтез автомата з природною адресацією команд

У реальних мікропрограмах часто зустрічаються ситуації, коли маються досить довгі сплетіння операторних вершин. У цьому випадку можлива організація схеми, коли безумовний перехід не задається, а виконується нарощуванням адреси мікрокоманди. Таким чином вдається зменшити довжину мікрокоманди за рахунок формування вихідних сигналів і аналізу вхідних сигналів у різні моменти часу. Для цього в автоматах із природною адресацією використовується два формати мікрокоманд:

§ операторна

§ умовна

ROM

РГМК

СТ

Трапеция: С
А
Х

Трапеция: СФВС

Рис. 3.4 – Структурна схема автомата з природною адресацією

Аналіз схеми:

У регістрі мікрокоманд зберігатися поточне МК, якщо це операторна МК, то працює схема формування вихідних сигналів і в операційний автомат попадає y.

При цьому схема аналізу Х формує Z, що змушує адресу, що зберігається в лічильнику збільшитися на одиницю.

Якщо в регістрі МК умовна МК, то вихідний сигнал не формується, а схема аналізу Х формує Z, у залежності від значення Z:

якщо Z=1, то до значення лічильника команд додається 1,

якщо Z=0, то в лічильник попадає адреса мікрокоманди з поля b.

Порядок формування змісту ROM такий же як в автоматі з примусовою адресацією мікрокоманд.

Рис. 3.5 – Граф-схема автомата з природною адресацією команд

Табл. 3.5 – Структура переходів для автомата з природною адресацією команд

№ п/п	Адреса b b₁ b₂ b₃ b₄ b₅ b₆	0	1 . . . 6		Перехід
№ п/п	Адреса b b₁ b₂ b₃ b₄ b₅ b₆	1	1 ... 3	4 . . . 9	Перехід
1	000000	0	000001		b₀ → b₁
2	000001	0	000010		b₁ → b₂
3	000010	0	000011		b₂ → b₃
4	000011	1	011	010010	b₂ →
5	000100	0	001011		b₄ → b₅
6	000101	0	001100		b₅ → b₆
7	000110	0	001101		b₆ → b₇
8	000111	0	001110		b₇ → b₁₄
9	001000	1	011	011100	b₈ →
10	001001	0	010111		b₉ → b₁₀
11	001010	0	011000		b₁₀ → b₁₁
12	001011	0	011001		b₁₁ → b₁₂
13	001100	1	011	100111	b₁₂ →
14	001101	0	011110		b₁₃ → b₁₄
15	001110	0	011111		b₁₄ → b₁₅
16	001111	1	010	101110	b₁₅ →
17	010000	0	100011		b₁₆ → b₁₇
18	010001	0	100001		b₁₇ → кінець
19	010010	1	100	010111	b₁₈ →
20	010011	0	001000		b₁₉ → b₂₀
21	010100	0	001001		b₂₀ → b₂₁
22	010101	0	001010		b₂₁ → b₂₂
23	1	000	000111	b₂₂ → БП b₇
24	010111	0	000100		b₂₃ → b₂₄
25	011000	0	000101		b₂₄ → b₂₅
26	011001	0	000110		b₂₅ → b₂₆
27	011010	0	000111		b₂₆ → b₂₇
28	011011	1	000	000111	b₂₇ → БП b₇
29	011100	1	100	100001	b₂₈ →
30	011101	0	010100		b₂₉ → b₃₀
31	011110	0	010101		b₃₀ → b₃₁
32	011111	0	010110		b₃₁ → b₃₂
33	100000	1	000	001011	b₃₂ → БП b₁₁
34	100001	0	001111		b₃₃ → b₃₄
35	100010	0	010000		b₃₄ → b₃₅
36	100011	0	010001		b₃₅ → b₃₆
37	100100	0	010010		b₃₆ → b₃₇
38	100101	0	010011		b₃₇ → b₃₈
39	100110	1	000	001011	b₃₈ → БП b₁₁
40	100111	1	100	101011	b₃₉ →
41	101000	0	011100		b₄₀ → b₄₁
42	101001	0	011101		b₄₁ → b₄₂
43	101010	1	000	001111	b₄₂ → БП b₁₅
44	101011	0	011010		b₄₃ → b₄₄
45	101100	0	011011		b₄₄ → b₄₅
46	101101	1	000	001111	b₄₅ → БП b₁₅
47	101110	1	001	110000	b₄₆ →
48	101111	0	100010		b₄₇ → кінець
49	110000	0	100000		b₄₈ → b₄₉
50	100001	0	100001		b₄₉ → кінець

Табл. 3.6 – Таблиця кодів станів автомата з природною адресацією команд

№ п/п	Стан	Код
1	b₀	000000
2	b₁	000001
3	b₂	000010
4	b₃	000011
5	b₄	000100
6	b₅	000101
7	b₆	000110
8	b₇	000111
9	b₈	001000
10	b₉	001001
11	b₁₀	001010
12	b₁₁	001011
13	b₁₂	001100
14	b₁₃	001101
15	b₁₄	001110
16	b₁₅	001111
17	b₁₆	010000
18	b₁₇	010001
19	b₁₈	010010
20	b₁₉	010011
21	b₂₀	010100
22	b₂₁	010101
23	b₂₂	010110
24	b₂₃	010111
25	b₂₄	011000
26	b₂₅	011001
27	b₂₆	011010
28	b₂₇	011011
29	b₂₈	011100
30	b₂₉	011101
31	b₃₀	011110
32	b₃₁	011111
33	b₃₂	100000
34	b₃₃	100001
35	b₃₄	100010
36	b₃₅	100011
37	b₃₆	100100
38	b₃₇	100101
39	b₃₈	100110
40	b₃₉	100111
41	b₄₀	101000
42	b₄₁	101001
43	b₄₂	101010
44	b₄₃	101011
45	b₄₄	101100
46	b₄₅	101101
47	b₄₆	101110
48	b₄₇	101111
49	b₄₈	110000
50	b₄₉	110001

Табл. 3.7 – Таблиця вхідних сигналів автомата з природною адресацією команд

№ п/п	Вхідний стан	Код
1	Х₀	000
2	Х₁	001
3	Х₂	010
4	Х₃	011
5	X₄	100

Рівняння вихідних сигналів та їх синтез у заданий базис:

Синтез мультиплексора

Табл. 3.8 – Карта Карно до мультиплексора

x₀

x₁

x₃

x₂

x₄

4. ПОРІВНЯЛЬНА ХАРАКТЕРИСТИКА АВТОМАТІВ

4.1 Порівняльна характеристика автоматів з жорсткою логікою

Розрахуємо усі дані по формулам:

N - кількість великих елементів.

N_вх – кількість входів на великі елементи.

n – кількість малих елементів.

n_вх - кількість входів на малі елементи.

N_тр – кількість тригерів у схемі

Подпись: Для Мура:
N = N вх =
n = n вх =
R схеми =N тр =
=
N вх= n вх= Подпись: Для Мілі:
N = N вх =
n = n вх =
R схеми =N тр =
=
N вх= n вх=

Табл. 4.1 – Таблиця обліку апаратурних витрат автоматів з жорсткою логікою

	R схеми	Тригер	DC
Мура
Мілі

З таблиці 4.1 видно, що R схеми у Мура менше, але входів на DC більше.

Тригерів однакова кількість.

4.2 Порівняльна характеристика автоматів з програмованою логікою

Подпись: Для природньої адресації:
Nслів= Nбіт=
t= Q=
Nкорпусів=
Rg=N= DC= Подпись: Для примусової адресації:
Nслів= Nбіт=
t= Q=
Nкорпусів=
Rg=N= DC=

Табл.4.2 Таблиця обліку апаратурних витрат автоматів з програмованою логікою

	ПЗУ	Регістр лічильник	Комбінаційна частина	DC
Примусова
Природна

У автомата з природною адресацією МК більш мінімальні апаратні витрати (корпусів), ніж у автомата з примусовою адресацією.

Тригерів однакова кількість. Кількість входів на DC однакова.

Комбінаційна частина у АПЛ з природною адресацією більша,
ніж у примусової.

ВИСНОВОК

операційний керуючий автомат програмований логіка

Виконано курсовий проект з дисципліни „Прикладна теорія цифрових автоматів” на тему „Синтез керуючих автоматів”.

Були синтезовані основні типи автоматів з жорсткою та програмованою логікою. Хоча всі приведені автомати справилися з поставленою задачею і в достатній мірі реалізували схему керуючого автомата, але є деякі позитивні і негативні особливості синтезу кожного з автоматів. Наприклад, автомати з жорсткою логікою мають досить велику комбінаційну частину, але вони не потребують елементів ROM, це робить ці автомати дуже оптимальними за ціною затрат.

Автомати з програмованою логікою виявились досить складними в розрахунках і реалізації, але це повністю компенсувалось універсальністю та гнучкістю програмування, чого не можна було досягнути на автоматах з жорсткою логікою.

Размещено на http://www..ru/

Синтез керуючих автоматів

Синтез керуючих автоматів

Похожие работы на - Синтез керуючих автоматів