Синтез комбінаційних цифрових автоматів

Синтез комбінаційних цифрових автоматів

Комп’ютерна логіка

Синтез комбінаційних цифрових автоматів

Зміст

1. Вхідні дані

2. Синтез комбінаційного цифрового пристрою

2.1 Отримання логічних функцій пристрою

2.2 Мінімізація логічних функцій за допомогою діаграм Вейча

2.3 Побудова структурної схеми логічного пристрою

. Моделювання та аналіз схеми синтезованого пристрою

Література

1. Вхідні дані

Таблиця істинності логічних функцій пристрою, який необхідно синтезувати, має наступний вигляд:

Таблиця 1.1

2. Синтез комбінаційного цифрового пристрою

2.1 Отримання логічних функцій пристрою

Таблицю істинності логічних функцій пристрою, який необхідно синтезувати, розіб’ємо на дві частини, зменшивши кількість аргументів до чотирьох (виключаючи x₅). Отримаємо:

Таблиця 2.1

Для x₅=0

Y₁=  _{˅  ˅  ˅  ˅  ˅ ˅}

 _˅ (2.1.)

Y₂= _{˅ ˅  ˅} (2.2)

Примітка: підкресленими є функції з невизначеними значеннями.

Таблиця 2.2

Для x₅=1

Записуємо логічні функції виходів комбінаційного пристрою у вигляді ДДНФ:

Y₁= _{˅  ˅  ˅}       (2.3.)

Y₂= _{˅  ˅  ˅  ˅}  

2.2 Мінімізація логічних функцій за допомогою діаграм Вейча

Виходячи із формул 2.1-2.4 будуємо діаграми Вейча (рис. 2.1) для мінімізації отриманих логічних функцій. Визначаємо такі контури функцій Y₁ і Y₂, які можуть бути реалізовані у схемі синтезованого пристрою загальними елементами.

Рис. 2.1. Діаграми Вейча для Y₁ та Y₂

Використовуючи діаграми, отримуємо наступні МДНФ:

      (2.5)

      (2.6)

2.3 Побудова структурної схеми логічного пристрою

На підставі отриманих виразів логічних функцій, схема може бути побудована таким чином (з умовою наявності загального терму  для обох функцій) (рис. 2.2. на с. 6):

Рис. 2.2. Структурна схема заданого логічного пристрою

3. Моделювання та аналіз схеми синтезованого пристрою

логічний пристрій вейч програма

За допомогою програми AFDK змоделюємо схему синтезованого пристрою (рис. 3.1).

Рис.3.1. Схема синтезованого пристрою в програмі AFDK

У зв’язку з тим, що за умовами завдання в кожному логічному елементі повинно бути не більше трьох входів, розіб’ємо  на два логічних елементи, які потім через кон’юнктор об’єднаємо.

Отримаємо схему, відображену на рис.3.2 на с. 8.

Рис.3.2. Схема синтезованого пристрою в програмі AFDK з логічними елементами до 3-х входів

Проаналізуємо правильність складеної схеми за допомогою Таблиці істинності до неї:

При порівнянні цієї таблиці з первинною ми приходимо до висновку, що функції мінімізовані правильно.

Наступний етап - оцінка апаратних витрат та швидкодії схеми.

Апаратні витрати оцінюються за допомогою складності (ціни) по Квайну.

Вона дорівнює сумі кількості букв, тобто входів, (буква зі знаком інверсії відповідає оцінці 2) та кількості знаків диз’юнкції, збільшеної на 1 для кожного диз’юнктивного виразу. У даному випадку кількість входів дорівнює 31 плюс 4 знаки диз’юнкції, разом - 35. Тобто ціна по Квайну складеної схеми дорівнює 35.

Швидкодія схеми оцінюється максимальною затримкою сигналу при проходженні його від входу схеми до виходу, тобто визначається проміжком часу від моменту отримання вхідних сигналів до моменту встановлення відповідних значень вихідних сигналів. Затримка кратна кількості елементів, через які проходить сигнал. Тому швидкодія схеми характеризується значення rt, де t - затримка сигналу на одному елементі. Значення r визначається кількістю рівнів комбінаційної схеми.

Входам комбінаційної схеми надається нульовий рівень; логічні елементи, пов’язані лише з входами схеми, відносяться до першого рівня і т.д. Наша схема має 3 рівні, тобто її ранг дорівнює трьом, і ціна за Квайном - 3t.

Література

1.      Бойко В.І., Гуржій А.М., Жуйков В.Я. та ін. Схемотехніка електронних систем: У 3 кн. Кн. 2. Цифрова схемотехніка: Підручник. - К.: Вища шк., 2004. - 423 с.: іл.

.        Торба А. А. Компъютерная схемотехника: Учебное пособие. - Харьков: ООО "Компания СМИТ", 2007.- 288 с.

.        Угрюмов Е.П. Цифровая схемотехника. - СПб.: БХВ - Петербург, 2002.