Розробка мікропроцесорної системи на основі мікропроцесору К1810ВМ86

Розробка мікропроцесорної системи на основі мікропроцесору К1810ВМ86

Вступ

Схемотехніка - це наука яка вивчає принципи побудови та склад функціональних вузлів комп'ютера та їх елементів.

Важливе місце в ній посідають системи керування з мікропроцесорами та мікроконтролерами. Вони дозволяють реалізувати складні закони керування електронними пристроями. Знання цих систем створює базу для вивчення побудови мікропроцесорних систем керування Перевага цих систем полягає в їх гнучкості, легкому пристосуванні для вирішення різноманітних завдань програмного забезпечення.

Мікропроцесорна система здатна зробити все, але працює вона не занадто швидко, адже всі інформаційні потоки приходиться пропускати через один-єдиний вузол - мікропроцесор. У традиційній цифровій системі можна легко організувати паралельну обробку всіх потоків інформації, щоправда, ціною ускладнення схеми.

Сучасні мікропроцесорні інтегральні схеми містять усі складові електронно-обчислювальної машини та мікропроцесора, пам'ять даних, пам'ять програм. Ці схеми ефективно використовуються в системах промислового та побутового обладнання.

Розширення функцій мікропроцесорних систем потребує удосконалення знань спеціалістів різних профілів у цьому напрямку.

1. Опис структурної схеми

Структурно контролер складається з двох основних частин: ядра та факультативної частини які зображені на рисунку рисунку 2.1

Рисунок 2.1 Структура контролера (ДК - дискретні канали, АК - аналогові канали, ЛК - лінії керування)

До складу ядра входить мінімальна добірка великих інтегральних схем (ВІС) мікропроцесорного комплекту, необхідних для виконання задач керування. Зокрема, ядро повинно вміщувати:

·   Мікропроцесор К1810ВМ86;

·   Оперативний запам’ятовуючий пристрій (ОЗП) з організацією 16к х 16 ;

·   Постійний запам’ятовуючий пристрій (ПЗП) з організацією

8к х 16;

·   програмований таймер;

·   контролер переривань;

·   контролер прямого доступу до пам’яті.

Факультативна частина реалізує аналогові канали вводу-виводу інформації, за допомогою яких контролер взаємодіє з об’єктом керування.

Канали аналогового вводу-виводу реалізуються на підставі відповідних схем АЦП або ЦАП.

Вибір розрядності ЦАП-АЦП виконуємо згідно з формулами:

_X = log ₂ (X_max / δ_x);                                                                             (3.1)_Y = log ₂ (Y_max / δ_y);                                                                        (3.2)

де: X_max , Y_max - максимальні величини координат ПВГІ і ГРП;

          δ_x , δ_y -       дозволяюча здатність ПВГІ і ГРП за координатами X і Y .

Для ГРП: _X = log ₂ (200 / 0,1)= 11_Y = log ₂ (460 / 0,1)= 13

Для ПВГІ:

N_X = log ₂ (400 / 0,1) = 12

N_Y = log ₂ (460/ 0,1)= 13

Результати, що отримані за формулами (3.1) та (3.2), округлються до цілого числа байтів.

В зв’язку з тим, що максимальні значення координат для ПВГІ і ГРП можуть різнитися, розрахунки виконуються окремо для кожного пристрою.

Повна структурна схема показана на малюнку 2.2

Рисунок 1.2 структурна схема мікропроцесора і8086

2. Розробка принципової схеми

.1 Розробка мікропроцесорного модулю

До складу мікропроцесорного модулю входять: мікропроцесор, схема синхронізації, інтерфейс центрального процесору з системною шиною.

.1.1 Характеристики мікропроцесора

Мікропроцесор і8086 - 16-бітний мікропроцесор .

Велика інтегральна схема МП і8086 геометричними розмірами 5,5x5,5 мм має 40 контактів, містить близько 29000 транзисторів і споживає 1,7 Вт від джерела живлення +5 В, тактова частота - 5, 8 або 10 МГц.

Мікропроцесор виконує операції над 8- та 16-розрядними даними, наведеними у двійковому або двійково-десятковому вигляді, може обробляти окремі біти, а також рядки або масиви даних. Він має вбудовані апаратні засоби множення та ділення.

У ВІС і8086 реалізовано багаторівневу векторну систему переривань з кількістю векторів до 256. Передбачено також організацію ПДП, за яким МП припиняє роботу і переводить у третій стан шини адреси, даних та керування.

Середній час виконання команди займає 12 тактів. Особливістю МП і8086 є можливість часткової реконфігурації апаратної частини для забезпечення роботи в двох режимах - мінімальному і максимальному. Режими роботи задаються апаратно.

Технічні характеристики:

-         Тактова частота (МГц): від 4 до 10;

          продуктивність - 0,33 MIPS;

          Приблизні витрати часу на операції, процесорних циклів (EA - час, необхідний для розрахунку ефективного адреси пам'яті, яке варіюється від 5 до 12 циклів) ;

          Розрядність регістрів: 16 біт, розрядність шини даних: 16 біт, розрядність шини адреси: 20 біт;

          Обсяг пам'яті, що адресується: 1 Мбайт;

          Адресний простір I / O: 64 Кбайт;

          Кількість транзисторів: 29 000;

          Техпроцес (нм): 3000 (3 мкм) ;

          Площа кристала (кв. мм): 16;

          Максимальна тепловиділення: 1,75 Вт;

          Напруга живлення: +5 В;

          Корпус: 40-контактний керамічний чи пластиковий DIP, пізніше - 56-контактний QFP і 44-контактний PLCC;

-         Обсяг черги команд: 6 байт.

Умовне графічне позначення мікропроцесора надане на рисунку 3.1

Рисунок 3.1- Умовне графічне позначення мікропроцесора і8086

2.1.2 Схема синхронізації

В якості схеми синхронізації вибираємо генератор тактових імпульсів (ГТІ)К1810ГФ84. ГТІ служить для керування центральним процесором (ЦП) та периферійними пристроями, а також для синхронізації сигналів READY з тактовими сигналами ЦП.

ГТІ включає схеми формування тактових імпульсів

(OSC,CLK,PCLК). Сигналу скидання (RESET) та готовності (READY) Схема формування тактових імпульсів генерує сигнали:- тактової частоти для управління периферійними ВІС;- тактової частоти генератора що задає;К - тактової частоти для управління периферійними ВІС.

Сигнали можуть формуватися із коливання основної частоти кварцового резонатора що підключається до входів Х1, Х2;

Або третьої гармоніки кварцового резонатора, що виділяється LC-фільтром який підключається до входу ТАNК.

Схема формування сигналу скидання RESET має на вході тригер Шмітта а на виході тригер що формує фронт сигналу RESET по зрізу сигналів CLK. До входу RES підключається RC ланцюг який забезпечує автоматичне формування сигналу при включенні джерела живлення.

.1.3 Інтерфейс

Інтерфейс ЦП із системною шиною виконує такі функції:

          Для демультиплексування шини адреси/даних використовуємо регістр 8282;

          Для буферизація шин використовуємо регістр 8286;

          Для формування сигналів керування використовуємо логічні елементи.

Восьмирозрядні буферні регістр 8282 використовується для організації запам’ятовуючих пристроїв, портів вводу-виводу, мультиплексорів і т.п. Буферні регістри складаються із восьми тригерів Т з виходними схемами SW з трьома станами. Умовне позначення на рисунку 3.2.

Запам’ятовуючий сигнал в тригерах досягається при переході сигнала STB від високого рівня до низького. Сигнал OE керує вихідними буферами: При ОЕ=0 буфер відпирається; при ОЕ=1 встановлюється в 3 стан.

Рисунок 3.2. Умовне графічне позначення регістру 8282

Електричні параметри мікросхеми:

-         Вхідний струм низького рівня не більше 0,2 мА;

          Вхідний струм високого рівня не більше 50 мА;

          Вихідна напруга низького рівня не більше 0,45 В при струмі 32 мА;

          Вихідна напруга високого рівня не менше 2,4 В при струмі 1мА

Мікросхема 8286 виконана у 20-контактному корпусі.

Це восьми розрядний двонаправлений формувач з трьома станами. Умовне позначення на рисунку 3.3.

Формувач має дві групи - А і В виводів, а також два керуючих виводу Т та ОЕ.

Дозвіл передачі залежить від рівня сигналу на виводі ОЕ, а напрямок передачі визначається рівнем сигналу на виході Т.

Передача сигналів через формувач дозволена, якщо рівень сигналу на виводі ОЕ=0. Напрямок передачі визначається станом виводу Т. При Т=1 відкритий верхній формувач функціональної схеми, і передача сигналів відбувається від групи виводів А до групи виводів В. При Т=0 здійснюється передача від групи виводів В до групи виводів А.

Рис 3.3. Умовне графічне позначення регістру 8286

Електричні параметри мікросхеми:

-         Вхідний струм низького рівня не більше 0,2 мА;

          Вхідний струм високого рівня не більше 50 мА;

          Вихідна напруга низького рівня не більше 0,45 В при струмі по шині А - 32 мА, по шині В - 32мА

          Вихідна напруга високого рівня не більше 0,45 В при струмі по шині А -1 мА, по шині В - 5мА

.2 Організація пам’яті

До складу ядра мікропроцесорної системи входить система пам’яті яка призначена для зберігання і видачі інформації. Система пам’яті складається з оперативного запам’ятовуючого пристрою (ОЗП) та постійного запам’ятовуючого пристрою (ПЗП).

При проектуванні системи пам’яті необхідно вирішити задачі розподілу необхідного об’єму між ОЗП та ПЗП, проектування необхідного об’єму та розрядності, а також розробити засоби спряження їх із системною шиною.

Для досягнення необхідної розрядності запам’ятовуючих пристроїв потрібно адресувати окремі мікросхеми запам’ятовуючих пристроїв при цьому кількість цих мікросхем у рядку визначається за формулою:

   (3.1)

де, N_p - кількість розрядів шини даних;     N_віс - кількість розрядів даних в мікросхемі.

Кількість мікросхем запам’ятовуючого пристрою у стовбці визначається за формулою:

   (3.2)

Де  - необхідна кількість комірок запам’ятовуючого пристрою

 - кількість комірок мікросхеми

Загальна кількість мікросхем визначається за формулою

                                                                            (3.3)

2.2.1 Організація ПЗП

2.2.1.1 Опис мікросхеми

Мікросхема К573РФ44 являє собою постійний запам’ятовуючий пристрій з можливістю багаторазового перепрограмування ємністю в 8192 слів х 4 розряди, і використовується для побудови постійного запам’ятовуючого пристрою. Умовно графічне зображення показано на рисунку 3.4.

Рисунок 3.4 - умовно графічне зображення К573РФ44

Основні параметри К573РФ44:

·   інформаційна ємність - 32768 біт;

·   час вибору адреси - не більше 500 нс;

·   напруга живлення - 5 В +(-)5%;

·   споживана потужність - не більше 700 мВт;

·   вихід - Три стани

2.2.1.2 згідно до даних КП, визначаємо необхідну кількість слів за формулою 3.2

Np =32/4=8

Визначаємо кількість мікросхем в рядку для організації ШД за формулою 3.1: =8/4=2

Визначаємо загальну кількість мікросхем за формулою 3.3:=8 * 2=16

.2.2 Організація ОЗП

Мікросхема К1500РУ470 являє собою ОЗП статичного типу ємністю 16384 біт з довільною вибіркою на n-канальних МОП- структурах, організоване в 2к слів на 8 розрядів і використовується для побудови ОЗП великої ємності. Умовно графічне зображення показано на рисунку 3.5.

Рисунок 3.5. - Умовне графічне зображення К1500РУ470

Характеристики К1500РУ470:

-           Інформаційна ємність - 4096 біт;

-           напруга живлення - 5В+(-)5%;

-           організація - 4096 слів х 1 розряди;

-           споживана потужність - не більше 160 мВт;

-           діапазон температур -від -10 до 70°С;

-           вихід - три стани.

.2.2.1 Згідно до даних КП, визначаємо необхідну кількість мікросхем.

Для цього визначаємо кількість рядків для організації слів за формулою 3.2:

N_p =

Визначаємо кількість мікросхем в рядку для організації ШД за формулою 3.1:_c =

Визначаємо загальну кількість мікросхем за формулою 3.3:=4 * 4=16

2.2.3 Побудова дешифратора адрес для пам’яті

Дешифратор адрес (ДА)складається з трьох ступенів:

)         Визначає звернення до пам’яті;

)         Визначає звернення до ОЗП та ПЗП;

)         Визначає звернення до конкретного рядка.

В якості дешифратора другого ступеня для ОЗП обираємо мікросхему К155ИД7 Мікросхема К155ИД7 - дешифратор-демультиплексор, що перетворює трьох розрядний код А0-А2 в напругу низького логічного рівня, що з’являється на одному з восьми виходів. Дешифрування дозволяється, коли на входах V2-V3 напруга низького рівня, а на вході V1- високого. Час затримки поширення сигналу не перевищує 39 нс. Умовно графічне зображення мікросхеми К155ИД7 показано на рисунку 3.6.

Рисунок 3.6 - Умовно графічне зображення К155ИД7

Дешифратор 1 ступеня будується на основі мікросхеми К155ЛЕ4, яка складається з 3 логічних елементів «або-ні». Умовне графічне позначення мікросхеми К155ЛЕ4 показано на рисунку 3.9. Схема дешифратора 1 ступеня показана на рис 3.7

Рисунок 3.6 - Умовне графічне зображення К155ЛЕ4

Рисунок 3.7 - Дешифратор третього ступеня

.3 Розробка блоку клавіатури

Найбільш поширеним поширеними пристроями ручного вводу знакової інформації є клавішні пристрої. Вони складаються з двох основних частин: набору клавіш та пристрою керування для перетворення сигналу натиснутої клавіші в паралельний код обміну інформацією. Для кодування натисненої клавіші використовується лінійний спосіб адресації , функціональна схема якого показана на рисунку 3.8

Рисунок 3.8 Функціональна схема клавіатури

2.3.1 Вибір схеми генератора імпульсів

Схема генератора тактових імпульсів показана на рисунку 3.9.

Рисунок 3.9 Схема генератора тактових імпульсів

Схема має два динамічних стани. В першому з них, коли на виході DD1стан логічної «1»(вихід DD2 логічний «2»), конденсатор С1 заражається. В процесі зарядки значення U_пор=0.5 U_num виникає стрибкоподібний перехід до другого динамічного стану, у якому на виходах DD1 логічний «0», DD2 логічний «1». В цьому стані виникає перезарядка ємності струмом зворотної напруги. При досягненні напруги на С1 U_пор виникає повернення схеми в перший динамічний стан.

Резистор R2 використовується як обмежуваний і його опір повинен бути більшим за 1 кОм, а для того, щоб він не впливав на розрахункову частоту, номінал резистора R2 обираємо на багато більшим ніж R1. Повний період Т розраховується по формулі 3.4.

                                               (3.4)

Резистор R2 і конденсатор С1 можуть знаходитись в діапазоні 20 кОм…10Мом; 300пФ…100мкФ. Для забезпечення нормальної роботи блоку клавіатури приймаємо значення f=100кГц, Тоді період буде розраховуватись за формулою 3.5

                                                (3.5)

Також задаємось значенням опору резистора R2=10мОм. Тоді ємність конденсатора С1 згідно формули 3.6 розраховується

                                             (3.6)

.4 Розробка блоку індикації

.4.1 Розробка вхідного буферу

Для забезпечення висвітлення постійної інформації без участі мікропроцесора необхідно попередньо запам’ятати цю інформацію. Крім того необхідно виконати вимоги модульності в МПС, Тобто блок повинен відключатися від системної шини даних. Для цього вибираємо регістр з трьома станами. Використовуємо восьми розрядний БР К1810ИР82, який був розглянутий в пункті 3.1.3. Розраховуємо необхідну кількість розрядів по формулі 3.7 та кількість БР по формулі 3.8:

,        (3.7)

Де n - задана кількість індикаторів;_rg - необхідна кількість розрядів

                                                                                  (3.8)

.4.2 Опис індикаторівGWB - це цифровий однорозрядний індикатор виготовлений за планерно-ептаксіальною технологією, червоного кольору світіння, без корпусу. Споживча напруга - 5В. Умовне графічне позначення показано на рисунку 3.10

Рисунок 3.10 - Умовно графічне зображення S1505GWB

2.4.3 Вибір дешифратора

Для перетворення чотирьох розрядного двійкового коду в семи розрядний код висвітлення символу вибираємо мікросхему К514ИД1, яка являє собою дешифратор сигналів двійкового коду в сигнали «семи сегментного» коду управління напівпровідниковими цифровими індикаторами з роз’єднаними анодами сегментів. Умовно-графічне позначення показано на рисунку 3.11

Рисунок 3.11 - Умовно графічне зображення мікросхеми К514ИД1

.5 Розробка блоку ЦАП

.5.1 Вибір ЦАП

Мікросхема ЦАП 572ПА1 призначена для перетворення 10-розрядного прямого паралельного двійкового коду на цифрових входах в струм на аналоговому виході, який пропорційний значенням коду і (або) опорної напруги. Вона виконана по КМОП-технології з полікремнієвимі затворами.

Умовне графічне позначення мікросхеми ЦАП 572ПА1 показано на рисунку 3.12.

Умовне графічне позначення мікросхеми ЦАП 572ПА1 показано на рисунку 3.12

Мікросхеми 572ПА1 застосовуються в пристроях виводу, сполучення і відображення інформації, спільно з універсальними осцилографами і графічними пристроями, в системах автоматизації виробничих процесів, апаратурі для фізичних експериментів і ін.

.5.2 Розробка інтерфейсу ЦАП

Важливу частину цифро-аналогового перетворювача складає цифровий інтерфейс, тобто схеми, що забезпечують зв’язок входів ключів, що управляють, з джерелами цифрових сигналів. Структура цифрового інтерфейсу визначає спосіб підключення ЦАП до джерела вхідної коди, наприклад, мікропроцесору або мікроконтроллеру.

Властивості цифрового інтерфейсу безпосередньо впливають і на форму кривої сигналу на виході ЦАП. Так, неодночасність вступу бітів вхідного слова на входи ключів перетворювача, що управляють, приводить до появи вузьких викидів, «голок», у вихідному сигналі при зміні коди.

При управлінні ЦАП від цифрових пристроїв з жорсткою логікою керуючі входи ключів ЦАП можуть бути безпосередньо підключені до виходів цифрових пристроїв, тому в багатьох моделях ІМС ЦАП, особливо ранніх (572ПА1, 594ПА1, 1108ПА1, AD565А.), скільки-небудь істотна цифрова частина відсутня.

Якщо ж ЦАП входить у склад мікропроцесорної системи та одержує вхідний код від шини даних, то він повинен бути забезпечений пристроями, що дозволяють приймати вхідне слово від шини даних, згідно із цим словом ключі ЦАП і зберігати його до отримання іншого слова. Для керування процесом завантаження вхідного слова в ЦАП повинен мати відповідні керуючі входи і схему управління. В залежності від способу завантаження вхідного слова в ЦАП розрізняють перетворювачі з послідовним і паралельним інтерфейсом вхідних даних.

2.6 Розробка блоку вводу-виводу

.6.1 Розробка паралельного інтерфейсу

Програмний паралельний інтерфейс (ППІ) К580ВА55А призначений для введення-виведення паралельної інформації у 8-байтовому форматі, що дозволяє реалізувати більшість відомих протоколів обміну по паралельних каналах. Умовне графічне позначення мікросхеми К580ВА55А показано на рисунку 3.13.

ППІ може використовуватися для з’єднання МП зі стандартним периферійним устаткуванням( дисплеєм, телетайпом, накопичувачем тощо). Технічні характеристики: схемна-технологія - n - MOH, число транзисторів - 1600; напруга живлення - плюс 5В і споживана потужність - 0,3 Вт. В завданні курсового проекту стоїть задача розробити паралельний інтерфейс який буде працювати в 0 режимі, вводити 16 розрядну інформацію та виводити 8 розрядну. Режим 0 застосовується при синхронному обміні або програмній організації асинхронного обміну. У цьому режимі велика інтегральна схема (ВІС) являє собою пристрій що складається із чотирьох портів (два 8-розрядних і два 4-розрядні) які можуть незалежно налагоджуватися на введення або виведення інформації. Виведення інформації здійснюється за командою OUT із фіксацією виведеної інформації у регістрах портів, а введення - за командою IN без запам’ятовування інформації. Для того щоб забезпечити введення 16-розрядної та виведення 8-розрядної інформації приймемо, що порт А та порт С будуть працювати на введення, а порт В на виведення.

Рисунок 3.13 - Умовно графічне позначення мікросхеми К580ВА55А

.6.2 Розробка послідовного інтерфейсу

В якості послідовного інтерфейсу вибираємо мікросхему

КР580ВВ51. Умовне графічне позначення показано на рисунку 3.14

Програмований послідовний інтерфейс містить передавач і

приймач. Передавач отримує від мікропроцесора дані в паралельному коді та передає їх послідовно по лінії ТхD зовнішньому пристрою. Приймач отримує від зовнішнього пристрою по лінії RxD дані в послідовному коді паралельні слова і пересилає до МП. Система обміну може бути асинхронною або синхронною.

Рисунок 3.14 - Умовно графічне позначення мікросхеми

Характеристики мікросхеми КР580ВВ51:

-         напруга живлення +5В;

          Споживана потужність 0,ЗВт;

          Тактова частота - 2МГц;

          Швидкодія обміну в синхронному режимі - 0.. 64 10³ бод;

          Швидкодія обміну в асинхронному режимі - О... 19,2 10³ бод:

          Схемо технологія п - МОП.

В завданні курсового проекту стоїть задача розробити послідовний В який буде працювати в синхронному режимі з внутрішньою синхронізацією, матиме контроль на парність, передаватиме 7 біт даних та буде використовувати один символ синхронізації.

Синхронний обмін передбачає передачу даних у вигляді масивів слів. Для синхронізації запуску під час приймання даних використовуються один або два символи синхронізації.

Мікросхема К1810ВН59 являє собою програмований контролер переривань (КП), виконаний за -МОП технологією, напруга живлення дорівнює +5 В, струм живлення - 85 мА і може проводити обробку 8 переривань, але допускає розширення до 64 ліній запитів шляхом каскадного з'єднання з іншими контролерами. Умовно графічне зображення наведено па рисунку 3.15.

Основні функції контролера:

          Фіксації запитів на переривання від зовнішніх джерел;

          програмне маскування запитів;

          присвоєння фіксованих або циклічних пріоритетів;

          керування обробкою переривань.

Вихід ІRQ0 підключаємо до клавіатури, виходи IRQ1 та IRQ2 до виходів RxC та ТхС послідовного інтерфейсу відповідно, виходи IRQ3 та IRQ4 до виходів RxC та ТхС мікросхеми RS232 відповідно.

Рисунок 3.15 - Умовно графічне позначення мікросхеми 1810ВН59

2.7 Розробка блоку зв’язку з іншою ЕОМ

В якості інтерфейсу зв’язку ЕОМ використовуємо програмований послідовний інтерфейс RS232A. В якості послідовного інтерфейсу вибираємо мікросхему КР559ИП19 та КР559ИП20

До виходів RxC та TxC мікросхеми КР580ВВ51 підключаємо перетворювач рівня: КР559ИП19 та КР559ИП20

Умовне графічне позначення мікросхеми КР559ИП19 показано на рисунку 3.16 Умовне графічне позначення мікросхеми КР559ИП20 показано на рисунку 3.17.

Виходи мікросхеми КР559ИП19 мають послідовно включений резистор номіналом 300Ом і забезпечує біполярні рівні Uвих і 6В. По інформаційним входам мікросхема управляє гістерезисом, положення якого визначається напругою, поданою через резистор.

Рисунок 3.16 - Умовно графічне зображення мікросхеми КР559ИП19

Рисунок 3.17 - Умовне графічне позначення мікросхеми КР559ИП20

.8 Розробка дешифратора адреси

Розподіл адресного простору вводу-виводу між існуючими в МПС інтерфейсами та пристроями вводу-виводу показаний в таблиці 3.1

Адресні лінії А1 та А2 служить для дешифрації всередині мікросхеми, а А7-А3 потрібно подати на дешифратор адреси. У якості дешифратора адреси будемо використовувати мікросхему К155ИД3.

Умовно графічне зображення показано на рисунку 3.18.

Рисунок 3.18 - Умовно графічне зображення К155ИД3

Повна схема показана на рисунку 3.19

Таблиця 3.1 - Розподіл адресного простору вводу-виводу

Рисунок 3.19-- Повна схема загального дешифратора адреси

3. Розробка програмного забезпечення

.1 Розробка програми мікропроцесора

Необхідно написати програму для використання функції:

Початкові дані:

-        Программа повинна починатися з адреси 0850;

-        Дані повинні знаходитись: Х1 в регістрі С, Х2 в комірці пам’яті за адресою 0900, Х3 в комірці пам’яті за адресою 0950;

-        Результат розміщується в комірці пам’яті за адресою 0960.

Представимо операцію підведення до степеню у вигляді операцій множення:

Програма показана в таблиці 4.1

Таблиця 4.1 - Програма мікропроцесору

.2 Програмування інтерфейсів вводу-виводу

Оскільки в даному курсовому проекті паралельний інтерфейс працює в режимі 0, то для введення/виведення призначені порти А та В. Отже розрядність однієї мікросхеми - 16.

Розподіл портів інтерфейсу:

Порт А - ввод 0-7,порт В - ввод 8-15, Порт А вивод 0-7, Порт В - вивод 8-15, порт А - ввод 16-23, порт В вивод 16-23.

Програмування першої мікросхеми :

          D6     D5     D4     D3     D2     D1     D0

          0        1        1        1        1        1        0

=1 - ознака керуючого слова; D6=0, D5=1 - ознака режиму 1; D4=1 - порт А працює на введення; D3=1 - порт С працює на введення; D2=1 - ознака режиму 1; D1=1 - порт В працює на введення; D0=0 _ порт С працює на виведення.

Програмування другої мікросхеми:

          D6     D5     D4     D3     D2     D1     D0

          0        1        0        0        1        0        0

D7=1 - ознака керуючого слова; D6=0, D5=1 - ознака режиму 1; D4=0 - порт А працює на виведення; D3=0 - порт С працює на виведення; D2=1 - ознака режиму 1; D1=0- порт В працює на виведення; D0=0 - порт С працює на виведення.

Програмування третьої мікросхеми:

          D6     D5     D4     D3     D2     D1     D0

          0        1        1        0        1        0        0

=1 - ознака керуючого слова; D6=0, D5=1 - ознака режиму 1; D4=1 - порт А працює на введення; D3=0 - порт С працює на виведення; D2=1 - ознака режиму 1; D1=0- порт В працює на виведення; D0=0 - порт С працює на виведення.

Значення розрядів Д3 та Д0 у режимі роботи інтерфейсу не має значення.

Ініціалізація паралельного інтерфейсу:

А0-порт А1, А1- Порт В1, А2- порт С1, А3 - керуюче слово 1;

А4- порт А2, А5- порт В2, А6- порт С2, А7- керуюче слово 2;

А8- порт А3, А9- порт В3, АА- порт С3, АВ- керуюче слово 3.

Програма введення-виведення має вигляд:

A,A3;- занесення до А першого керуючого словаA3;A7, - занесення до А другого керуючого словаA7;AB, - занесення до А третього керуючого словаAB.

Висновок

В даному курсовому проекті було розроблено мікропроцесорну систему на основі мікропроцесору К1810ВМ86. В результаті виконання КП було досліджено принципи та основи проектування мікропроцесорної системи, а також основи програмування всіх її елементів.

Параметри МПС, що проектувалась:

-         мікропроцесор К1810ВМ86;

-         мікросхема ОЗП К1500РУ470;

          мікросхема ПЗП К573РФ44;

          блок клавіатури: 14 клавіш, метод адресації лінійний;

          блок індикації на основі мікросхеми S1505GWB;

-         послідовний інтерфейс на основі мікросхеми КР580ВВ51: режим роботи синхронний, внутрішня синхронізація, використання 1 синхро-символа, передача семи біт даних, контроль на парність;

-         контролер переривань на основі мікросхеми К1810ВН59;

          блок зв’язку з іншою ЕОМ.

Дана МПС повністю задовольняє вимоги завдання до курсового проекту.

мікропроцесор програмний інтерфейс дешифратор

Список використаних джерел

1.  Малахов В.П., Яковлев Д.П. Проектування мікропроцесорних систем, Одеса, 2003.

2.       А.В. Нефедов Интегральные микросхемы и их зарубежные аналоги. М.: Кубк-а, 1996

3.       Цифровые и аналоговые интегральные схемы М.: Радио и связь, 1984

4.       Интегральные микросхемы М.: Радио и связь, 1984

5.       Шило В.Л. Популярные цифровые микросхемы: справочник.- Челябинск 1988

6.       Бабич Н.П., Жуков И.А. Компьютерная схемотехника. Методы построения и проектирования: Учебное пособие. К.: «МК-ПРЕС».

7.       Мікропроцесори і мікропроцесорна техніка (конспект лекцій)/ В.П. Малахов, Д.П. Яковлев, - Одеса: ОДПУ, 1998.-78с

8.       Боборыкин А.В. и др. Однокристальные микро-ЭВМ. М.:МИКАП, 1994, - 400с.