Синтез та дослідження двійково-десяткового лічильника

Синтез та дослідження двійково-десяткового лічильника

Пояснювальна записка до курсової роботи

за спеціальністю

"Програмне забезпечення автоматизованих систем"

Синтез та дослідження двійково-десяткового лічильника

Розробив студент

В.В. Яблочнюк

АНОТАЦІЯ

У даній курсовій роботі виконується синтез двійково-десяткового лічильника. Будується та моделюється його функціональна схема, за допомогою ППП «OrCad». Відбувається дослідження лічильника, а саме визначення його мінімального періоду, максимальна тактова частота та час реєстрації.

ЗМІСТ

Вступ

.    Аналіз завдання і вибір методу синтезу

2.      Синтез лічильника

2.1    Синтез 1

2.2    Синтез 2

.3      Синтез 3

3.  Машинне моделювання

Висновки

Перелік посилань

ВСТУП

двійковий десятковий лічильник синтез

Схемотехніка - це технічна дисципліна, пов’язана з розробкою, відлагодженням та обслуговуванням комп’ютерних та інтегрованих систем.

Ці знання потрібні фахівцям, які займаються розробкою та використанням комп’ютерної техніки, автоматизованих систем обробки даних і керування, спеціалістам з електроніки та радіотехніки.

Знання схемотехніки потрібно також всім тим, хто займається розробкою програмного забезпечення і комп’ютерів, яка тісно пов’язана з взаємодією апаратних і апаратних засобів. Програміст, який добре володіє знаннями відносно апаратної частини комп’ютерів, завжди має перевагу над іншими, його програми будуть більш ефективними та досконалішими.

Одна з особливостей сучасного науково-технічного прогресу - це швидке розширення використання електронних пристроїв. Цей процес пов'язаний з впровадженням інтегральних схем у універсальних обчислювальних комплексах, пристроях прийому і передачі інформації, периферійних пристроях, автоматизованих системах управління, пристроїв для наукових дослідженнях, побутовій техніці. Така наука як схемотехніка дозволяє удосконалити і створити нові методи проектування, конструювання і виробництва радіоелектронної апаратури різного призначення, підвищити їх експлуатаційні можливості.

1. АНАЛІЗ ЗАВДАННЯ І ВИБІР МЕТОДУ СИНТЕЗУ

Лічильники - базові вузли, які реалізують мікрооперацію лічби, яка полягає у збільшені або зменшені стану лічильника на 1(молодшого розряду). Існують підсумовуючі лічильники які виконують збільшення стану на 1, та віднімальні, які віднімають 1 від стану лічильника. Лічильники які можуть реалізувати і мікрооперацію підсумовування, і мікрооперацію віднімання називають реверсивними. Окрім лічби лічильними можуть виконувати мікрооперацію установки в нуль і запису коду.

Лічильники мають такі параметри:

·        розрядність;

·        модуль лічби (ємність) - кількість станів у циклі лічильника;

·        мінімальний період - це мінімальне значення проміжку між двома активними, суміжними значеннями вхідного сигналу, при якому лічильник працює;

·        час реєстрації - проміжок між передачею активного значення вхідного сигналу і установленням нового стану лічильника;

·        максимальна частота.

Запам’ятовувальна частина лічильника, який досліджується у даній лабораторній роботі, складається з одного JK-тригера, і трьох D-тригерів. А логічна частина побудована на елементах АБО, НІ.

Тригер - електронна логічна схема, яка може приймати два стійкі стани, в яких може знаходитися доки не зміняться відповідні сигнали курування. Таким чином тригер може запам’ятовувати інформацію. Тригери поділяють на синхронні і асинхронні. Асинхронні тригери найпростіші, але через те що на входах сигнали діють постійно, то при наявності їх хибних значень тригер може стати в хибний стан. Синхронні тригери мають додатковий вхід (тактовий вхід), активне значення на якому дозволяє керувати тригером від керуючих входів, а пасивне призводить до збереження стану тригера. Також синхронні тригери можна поділити на тригери зі статичним та динамічним керуванням. Синхронні тригери зі статичним керуванням сприймають інформаційні сигнали при подачі на С вхід логічної одиниці (прямий вхід) або логічного нуля (інверсний вхід). Синхронні тригери з динамічним керуванням сприймають інформаційні сигнали при зміні сигналу на С вході з 0 до 1 (прямий динамічний С-вхід) або з 1 до 0 (інверсний вхід С-вхід). Такі тригери часто називають тригерами, які керуються фронтом.

Алгоритм синтезу лічильника:

·        складається таблиця у якій відповідно до ваги розрядів двійко-десяткового коду утворюється десять станів роботи лічильника (відлік починається з нуля, а кожен розряд належить окремому тригеру);

·        керуючись таблицею переходів (таблиця 1.1) заносимо функції збудження у таблицю;

·        синтезуємо значення з таблиці і мінімізуємо їх за допомогою діаграм Вейча;

·        приводимо отримані функції до певного базису( у даному випадку до базису АБО, НІ);

·        за допомогою теореми Квайна визначаємо варіант при якому лічильник буде потребувати найменших апаратних затрат;

·        найліпший варіант будуємо і моделюємо за допомогою ППП «OrCad».

Таблиця 1.1 - Таблиця переходів D- та JK-тригерів

2. СИНТЕЗ ЛІЧИЛЬНИКА

.1 Синтез 1

Згідно з алгоритмом який вказано вище виконаємо синтези. Різниця між синтезами полягає у різних комбінаціях «ваг розрядів», які заповнюються шляхом розставлення одиниць таким чином щоб сума відповідних розрядів складала відповідну до номера ітерації десяткову цифру. Наприклад, в першому синтезі, зображеного на таблиці 2.1, на шостій ітерації, можна задати «1» навпроти четверного розряду, або навпроти першого, другого та третього. Ця операція показана у графі таблиці «Вага розрядів». Фіксуючи переходи заповнюємо графу таблиці «функції збудження». Керуючись таблицею переходів, яка зображена на таблиці 1.1 заповнює всю таблицю функціонування лічильника.

Таблиця 2.1 - Таблиця функціонування лічильника

З побудованої таблиці необхідно синтезувати логічні функції для кожного входу всіх тригерів. Згідно завданням необхідно використати три D-тригера та один JK-тригер. JK-тригер має два входи, а D-тригер лише один. Для того щоб отримати потрібні функції побудуємо п’ять діаграм Вейча, зображених на рисунку 2.1, де кожна діаграма буде визначати функцію для відповідного входу. Після цього перепишемо у діаграми значення які отримали у таблиці функціонування лічильника. Робимо це таким чином, наприклад , друга ітерація, десяткове число рівне 1, а всі розряди ваги, окрім першого рівні нулю. Далі записуємо в діаграмі для D₄ нуль в клітинку де . Таким чином заносимо у діаграми усі дані з таблиці. Клітинки, які залишилися пустими заповняємо символами «Х».

Заповнивши всі діаграми групуємо одиниці, беручи до уваги що разом з одиницями можна групувати символи «Х» (значення, яке функція ніколи не приймає) та «*» (функція може приймати будь-яке значення. Згрупувавши одиниці в діаграмах Вейча на рисунку 2.1.1, знаходимо і записуємо відповідні логічні функції.

Після отримання логічних функцій приведемо їх до відповідного базису, в нашому випадку до базису АБО, НІ. Це робиться для того щоб спростити виготовлення інтегральної схеми, оскільки вся схема побудована на однакових елементах.

Рисунок 2.1 - Діаграми Вейча для функцій збудження тригерів

Згрупувавши усі одиниці, запишемо функції які відповідають заданим діаграмам. Отримані функції можна побачити нижче:

, (2.1)

, (2.2)

, (2.3)

, (2.4)

. (2.5)

Після того, як було отримано логічні функції збудження тригерів їх потрібно привести до одного базису для скорочення витрат при виробництві інтегральних схем. Нам потрібно привести логічні функції до базису АБО, НІ. Для цього використаємо закон де Моргана, який має наступну форму:

 (2.6)

де  та  - логічні функції.

Після приведення до базису АБО, НІ логічних функцій збудження тригерів були отримані наступні результати:

, (2.7)

, (2.8)

, (2.9)

, (2.10)

. (2.11)

Наступним кроком, після отримання приведених до базису АБО, НІ логічних функцій є визначення їх складності за правилом Квайна, яке визначає кількість входів логічних елементів. Якщо функція будується без жодного логічного елемента, наприклад, як функція (2.8), то складність дорівнює нулю. Для визначення складності треба побудувати функцію у вигляді логічних елементів. На рисунку 2.2 можна побачити логічну схему для функції (2.11), складність якої складає 8. Аналогічно визначивши складність для інших функції отримали, що складність функції (2.7) дорівнює 10, (2.8) та (2.9) дорівнює 0, а для (2.10) складність дорівнює 10. Отже загальна складність схеми дорівнює: 0 + 0 + 8 + 10 + 10 = 28.

Рисунок 2.2 - Схема логічної функції (2.11)

.2 Синтез 2

Таблиця 2.2 - Таблиця функціонування лічильника

Рисунок 2.3 - Діаграми Вейча для функцій збудження тригерів

Логічні функції, отримані з діаграма Вейча:

, (2.12)

, (2.13)

, (2.14)

, (2.15)

. (2.16)

Приведемо логічні функції до базису АБО, НІ:

, (2.17)

, (2.18)

, (2.19)

 (2.20)

. (2.21)

Визначивши складність за методом Квайна отримали: складність функції (2.17) дорівнює 4, (2.18) та (2.19) дорівнює 0, (2.20) дорівнює 17, а для функції (2.21) складність склала 10 входів.

Отже в сумі складні схеми рівна: 0 + 0+ 4 + 10 + 20 = 34.

.3 Синтез 3

Таблиця 2.3 - Таблиця функціонування лічильника

Рисунок 2.4 - Діаграми Вейча для функцій збудження тригерів

Логічні функції отримані з діаграм Вейча:

, (2.22)

, (2.23)

 (2.24)

 (2.25)

Приведемо отримані функції до базису АБО, НІ:

, (2.26)

, (2.27)

, (2.28)

, (2.29)

. (2.30)

Складність отриманих логічних функцій обчислена за методом Квайна склала для функції (2.26) 12, для (2.27) 5, для (2.28) складність склала 0, а для (2.29) та (2.30) 10 і 13 відповідно.

Отже, загальна складність схеми склала 0+5+10+12+13 = 40.

Провівши синтез лічильника три рази, взявши різні значення «ваг розрядів» ми отримали різні значення логічних функцій. Для першого синтезу складність склала 28, для другого 34, а для третього синтезу 40. Можна зробити висновок, що перший синтез має найменшу складність і схема яка відображає його роботу матиме найменші апаратні затрати. Через це ми будемо моделювати і досліджувати його роботу у надалі.

3. МАШИННЕ МОДЕЛЮВАННЯ

Для машинного моделювання ми будемо використовувати ППП «OrCad». Головним призначенням якого є автоматизація проектування електроніки. Використовується, в основному, для створення електронних версій друкованих схем і виробництва друкованих схем, а також для виготовлення електронних схем і їх моделювання. Створивши новий проект складемо схему, яка буде відображати роботу лічильника, синтез якого був показаний у пункті 2.1. Схема відображена на рисунку 3.1.

Рисунок 3.1 - Схема роботи лічильника

Під час моделювання лічильника вхідні сигнали слід задавати таким чином щоб спочатку лічильник був установлений у нульовий стан, який є початковим. Активний значення тактового сигналу не повинно конфліктувати з сигналом установки початкового сигналу. для цього на R-вхід подаємо спочатку короткочасний нуль, а потім одиницю. На S-вхід даємо постійну одиницю. Тактовий сигнал задається як періодичний. Тривалість періоду, спочатку, береться значно більшою за мінімальний. Це робиться для того щоб перевірити правильність функціонування лічильника. Для моделювання нашої схеми для початку візьмемо період тактового сигналу 400 нс., часову діаграму роботи лічильника можна побачити на рисунку 3.2.

Рисунок 3.2 - Часова діаграма роботи лічильника при періоді 400 нс.

Як можна бачити з часової діаграми роботи тригера зображеної на рисунку 3.2 лічильник нормально функціонує при 400 нс., але це мінімальний період. Для того щоб визначити мінімальний період потрібно при моделюванні його зменшувати до тих під, допоки схема не почне давати хибні результати. Для схеми нашого лічильника мінімальний період склав 128 нс. Якщо зменшити період хоча б на одиницю схема почне функціонувати неправильно і на часовій діаграмі роботи лічильника з’являться хибні значення. Це явище можна спостерігати на рисунку 3.3.та на рисунку 3.4.

Рисунок 3.3 - Часова діаграма роботи лічильника при мінімальному періоді

Рисунок 3.4 - Часова діаграма роботи лічильника при періоді меншому за мінімальний

Далі, після того як було визначено мінімальний період тактового сигналу, необхідно визначити максимальну тактову частоту. Тактова частота визначається за формулою:

 (3.1)

Підклавши своє значення отримаємо:

 (3.2)

Наступним кроком буде знаходження часу реєстрації лічильника. Часом реєстрації називають проміжок часу між подачею активного значення вхідного сигналу і установленням нового стану лічильника. У нашому випадку активне вхідне значення подається на С-вхід і міняється по його передньому вході.

Проаналізувавши часову діаграму легко визначати що мінімальний час реєстрації дорівнює 25 нс., але через те що між деякими ітераціями з’являються короткочасні хибні сигнали . Тому буде не коректно вважати часом реєстрації 25 нс. Якщо врахувати короткочасні хибні сигнали які з’являється на 15 нс., то час реєстрації буде дорівнювати 40 нс. Звідси випливає що потрібно знімати показники лічильника через 40 нс. після дії активного сигналу на С-вході. Час реєстрації лічильника зобижений на рисунку 3.5.

Рисунок 3.5 - Час реєстрації лічильника

ВИСНОВКИ

При виконанні даної курсової роботи було синтезовано і модельовано двійково-десятковий лічильник. Спочатку було побудовано таблиці функціонування лічильника. За тим ми записали функції збудження для тригерів. Провівши сумісну мінімізацію функцій збудження, їх було приведено до базису АБО, НІ. Після чого відбувалася побудова і моделювання схеми, отриманої у результаті синтезу лічильника.

Моделювання відбувалося за допомогою сучасних програмних засобів моделювання цифрових схем, а саме ППП «OrCad».

Робота лічильника була детально досліджена. Найменший період тактового сигналу склав 128 нс. Найбільша тактова частота склала 7,8125 МГц. Було визначено час реєстрації лічильника, який склав 40 нс.

ПЕРЕЛІК ПОСИЛАНЬ

1.  Методичні вказівки до оформлення курсових проектів (робіт) у Вінницькому національному технічному університеті /Уклад. Г.Л. Лисенко, А.Г. Буда, Р.Р. Обертюх, - Вінниця: ВНТУ, 2006.

2.  ДСТУ 3008-95. Документація. Звіти у сфері науки і техніки. Структура і правила оформлення.

3.  Схемотехніка ЕОМ. Навчальний посібник/ А.М. Пєтух, Д.Т. Обідник. - В.: ВДТУ, 1999.

4.  Нефедов А.В. Интегральные микросхемы и их зарубежные аналоги: Справочник. В 2-х томах. - М.: КУБК-а, 1996.

5.  Корнейчук В.И. и др. Вычислительные устройства на микросхемах: Справочник. - К.: Техніка, 1986.

6.  Бабич М.П., Жуков І.А. Комп’ютерна схемотехніка. Навчальний посібник. - К.: ”МК-Прес”, 2004.

7.  Угрюмов Е.П. Проектирование элементов и узлов ЭВМ: Учеб. пособие для спец. ЭВМ вузов. - М.: Высш. шк., 1987.