|
Количество
каналов n
|
Время
осреднения t (с)
|
Алгоритм
обработки
|
|
3
|
0,4
|
|
Введение
Функциональная схема системы представлена на рисунке 1.
Рисунок 1. Функциональная схема системы
МП - центральный микропроцессор, необходим для обработки сигналов,
поступающих в него с датчиков.
Синхронизация - служит для выработки синхроимпульсов, которые
синхронизируют работу схемы в целом.
ПЗУ - постоянная память, необходимая для хранения программы.
ОЗУ - оперативная (перезаписываемая) память служит для хранения
промежуточных результатов вычисления.
ППА - программируемый параллельный адаптер служит интерфейсом для
МП и аналого-цифровой системой (АЦС).
АЦС - аналого-цифровая система, служит для преобразования
аналоговых сигналов в цифровые и осуществляет переключение между каналами (АЦП
- аналого-цифровой преобразователь).
микропроцессорная система обработка информация
При работе системы аналоговые сигналы с датчиков
преобразуются в АЦС и через ППА поступают в МП, где преобразуются в
соответствии с заданным алгоритмом. Программа, организующая алгоритм, хранится
в ПЗУ.
Промежуточные результаты сохраняются в ОЗУ.
1
Микропроцессор КР580ВМ80
КР580ВМ80 - восьмиразрядный однокристальный микропроцессор.
Обеспечивает управление работой микропроцессорной системы в
целом. Состоит из следующих блоков:
) арифметико-логическое устройство;
) блок регистров;
) устройства синхронизации и управления.
Арифметико-логический блок содержит арифметико-логическое
устройство, в котором выполняются все арифметические и логические операции.
Аккумулятор (регистр А) служит источником операндов и
приемников результатов. По результатам выполнения операций в 5-разрядном
регистре признаков результата (RS) АЛУ заносит коды, используемые для управления
ходом текущей программы. Блок регистров микропроцессора включает в себя шесть
8-разрядных регистров общего назначения, обозначаемых символами B,C,D,E,H,L. В зависимости от
выполняемых команд они могут использоваться либо как отдельные 8-разрядные
регистры, либо как 16-разрядные пары регистров (BC, DE, HL). В блок регистров также
входят два 16-разрядных регистра: указатель стека (SP) и счетчик команд (РС).
Устройство управления и синхронизации формирует управляющие
сигналы для всех элементов микропроцессора, а также обеспечивает обмен между
микропроцессором и другими по отношению к нему устройствами.
Организация обмена с внешними устройствами. Обмен информацией
между микропроцессором и другими устройствами, входящими в состав
микропроцессорной системы, осуществляется по трем шинам: адреса, данных и
управления.
Рисунок 2. Условно графическое обозначение КР580ВМ80
Шина управления имеет 10 линий назначения:
SYNC - сигнал синхронизации
DBIN - прием информации по ШД
WR - выдача информации по ШД
READY - готовность внешних устройств
WAIT - ожидание готовности
INT - запрос на прерывание
INTE - разрешение прерывания
HOLD - запрос на захват
HLDA - подтверждение захвата
RESET - сброс
Условное графическое обозначение МП ВМ80 приведено на рисунке 2, к
выводам 28, 20,11,2 подключаются напряжение питания соответственно +12В, +5В, -
5В, 0В. К выводам Ф1, Ф2, RESET, READY поступают соответствующие сигналы с ГТИ.
С вывода 19 сигнал поступает на соответствующий вывод ГТИ. Вывод 17,21,18,
подключаются к соответствующим выводам системного контроллера. Выводы 24,16 не
используются, а выводы 14 и13 заземлены. Адреса А0-А7 и А8-А15 поступают в
буферные регистры. Выводы данных D0-D7 подключаются к выводам данных системного контроллера.
2. Генератор
тактовых импульсов КР580ГФ24
Генератор тактовых импульсов КР580ГФ24 служит для
формирования: высокоуровневые тактовые сигналы Ф1 и Ф2 с несовпадающими фазами;
тактовый сигнал Ф2TTL по уровню совместимый с ТТЛ и синхронизированный с сигналом Ф2;
сигнал STSTB "сброс состояния”, который, поступая на системный контроллер,
фиксирует состояние шины данных МП; сигнал RESET "Установка”. Выводы
XTAL1 и XTAL2 служат для подключения
кварцевого резонатора, вывод TANK - для выбора его гармоники. Выход генератора
опорной частоты выведен на внешний вывод OSC.
В состав схемы КР 580ГФ24 входят также логические цепи для
генерации строба 
(Status Strobe).
По входу RDYIN -
останавливается работа ЦП и формируется сигнал READY.
Чтобы выполнить функцию начальной установки МП, необходимо ко
входу RESIN ГТИ подключить RC-цепочку. По входу RESIN
формируется более мощный импульс RESET, служащий
для аппаратного сброса МС в исходное состояние.
Рисунок 3. Генератор тактовых импульсов
3. Системный
контроллер КР580ВК38
БИС типа КР580ВК38 представляет собой системный контроллер и
формирователь шины данных для МС на базе МП ИК80. Схема формирует базовый набор
управляющих стробов и обеспечивает двунаправленную буферизацию шины данных МП
от основной памяти и устройств ВВ.
Двунаправленный 8-разрядный шинный формирователь обеспечивает
выход DB7 - DB0 со стороны системной магистрали с током нагрузки до 10мА и
емкостью нагрузки до 100 пФ, а также изолирует шину данных МП D7 - D0 от системной. Задержка
не превышает 40 нс.
В состав контроллера входит регистр-защелка, который по стробу фиксирует слово состояния SW, выдаваемое МП в начале каждого машинного
цикла.
Слово состояния определяет тип текущего машинного цикла, в
зависимости от которого логическая схема контроллера формирует один из пяти
управляющих стробов системной магистрали: 
- чтение порта адаптера, 
- запись в порт адаптера
Вывод сигнала 
"Управление системной шиной" заземлен. К выводу 28 подается напряжение
питания +5В, к выводу 14 - 0В.
Рисунок 4. Системный контроллер КР580ВК28
4. Буферный
регистр КР580ИР82
Рисунок 5. Буферный регистр КР580ИР82
Буферный регистр КР580ИР82 используется в качестве 8-ми разрядного
фиксатора или буфера адресной шины.
Основой схемы является 8-ми разрядный регистр-защелка со
статическим синхровходом STB (Strob). Запись данных в регистр разрешена при STB=1. В противном случае регистр находится в
режиме хранения. На входе регистра имеется трехстабильный буфер, управляемый
сигналом ОЕ (Output Enable) - разрешение выхода. Буфер обеспечивает выходной ток до 32 мА и
емкость нагрузки до 300 пФ. Если управляющий сигнал ОЕ активен, то данные
регистра передаются на выход микросхемы. При ОЕ = 1 выходной буфер закрыт и
находится в высокоомном состоянии.
К выводам DI0-DI7 первого и второго буферных регистров
подключаются адреса соответственно A0-A7 и A8-A15 адресной шины МП. На вывод STB подается сигнал высокого уровня. На вывод 10 подается 0В, на
вывод 20 подается напряжение питания +5В.
5.
Программируемый периферийный адаптер КР580ВВ55
КР580ВВ55 - это однокристальное программируемое устройство
параллельного ввода-вывода информации. В состав его процедур входит
параллельный обмен данными с квитированием или без него как в режиме
программного управления так и по прерываниям. Обеспечивается организация
однонаправленного и двунаправленного ВВ. Определение типа интерфейса
выполняется программными методами с помощью процедур инициализации.
Рисунок 6. БИС КР580ВВ55
В состав ППА входят три двунаправленных регистра и шинные
формирователи с тремя состояниями. Схема содержит регистр управляющего слова CW.
Обмен информацией между МП и внутренними регистрами ППА
осуществляется через двунаправленный шинный формирователь и управляется
сигналами CS, A0, A1, RD, WR.
Адресные сигналы выбирают один из внутренних регистров, а стробы RD и WR управляют направлением передачи. Сигнал CS необходим для выборки кристалла.
Вход RESET - сброс БИС в исходное состояние. Все
внутренние регистры ППА, включая регистр управляющего слова CW, устанавливаются в 0, что соответствует
переводу всех портов в режим прямого ввода без квитирования.
Адаптер поддерживает три режима работы портов:
режим 0 - однонаправленный ввод-вывод без квитирования;
режим 1 - однонаправленный ввод-вывод с квитированием;
режим 2 - двунаправленный ввод-вывод.
К выводу 7 микросхемы подается напряжение питания 0В, к выводу 26
- +5В.
6. Разработка
памяти
|
Начальный адрес
|
Конечный адрес
|
Длина, байт
|
|
ПЗУ
|
0000h
|
00FFh
|
256
|
|
ОЗУ
|
0100h
|
010Fh
|
16
|
6.1 ПЗУ
Вычислим, какой размер памяти занимает программа.
Подсчитав объем памяти, получили: размер программы - 201
байт.
Память построим на микросхемах К155РЕ21 объемом 1024 бита
каждая. Для этого нам потребуется 2 микросхемы. Память построена на основе ТТЛ
технологии. Имеет организацию 256*4, время выборки 60 нс, ток потребления 130
мА.
Рисунок 7. Условное графическое обозначение К155РЕ21
6.2 ОЗУ
Применим ОЗУ типа КР531РУ9, выполненную по ТТЛШ технологии,
организацией 16*4 и объемом 64 бита. Время выборки микросхемы 35 нс, ток
потребления 105 мА.
Рисунок 8. Условное графическое обозначение К155РЕ21
7.
Аналогово-цифровой преобразователь К572ПВ4
БИС 8-разрядного 8-канального АЦП К572ПВ4 универсальное
многофункциональное устройство для аналогового ввода/вывода МП систем низкого и
среднего быстродействия. Совместно с внутренним компаратором микросхема
выполняет функцию АЦП с выводом параллельного двоичного кода. Включает
следующие функциональные узлы: АЦП последовательного приближения на 8 двоичных
разрядов; 8 канальный аналоговый мультиплексор; статическое ОЗУ емкостью 64 бит
(8х8) для хранения результатов преобразования по каждому из каналов; схему
фиксации адреса и выборка канала; буферные схемы с тремя логическими
состояниями. Назначение выводов:
-вход компаратора; 2-9 - аналоговые входы AIN;
,11 - опорное напряжение; 12-выход STAT (конец преобразования);
- вход CS;
,16 - входы CLK и ALE - синхронизация и запуск АЦП соответственно;
17-19 - адресные входы А0-А2 (выбор канала); 20-27 - цифровые выходы.
На вывод 14 подается напряжение питания +5В, на 28 - 0В.
Рисунок 9. Условное графическое обозначение К572ПВ4
По заданному алгоритму АЦП производит последовательный опрос и
выбор канала с последующим преобразованием входного напряжения. Операция
осуществляется по выработке сигнала STAT.
Данные поступают в регистр адреса при высоком уровне логического сигнала ALE и фиксируется при нулевом уровне.
Приложение А.
Листинг программы
LXI SP, 010Fh; в стек адрес последней ячейки памяти
MVI D, 4; счетчик
MET1: MVI A,28h; запускаем АЦП
OUT 01h; выводим через порт 01h
MVI B,6500; организуем паузу
PAUSE: DCX B; декремент BC
MOV A,C; A=CB; A=A or B
JNZ PAUSE; цикл пока не будет A=0
MVI A,01h; читаем значение первого канала
OUT 01h; выводим через порт 01h
IN 00h; вводим через порт 00h
MOV C, A; C=A
LDA 0100h; загружаем предыдущую сумму
ADD C; складываем с предыдущими значениями
STA 0100h; сохраняем сумму
MVI A,02h; читаем значение 2-го канала
OUT 01h; выводим через порт 01h
IN 00h; вводим через порт 00h
MOV C, A; C=A
LDA 0101h; загружаем предыдущую сумму
ADD C; складываем с предыдущими значениями
STA 0101h; сохраняем сумму
MVI A,03h; читаем значение 3-го канала
IN 00h; вводим через порт 00h
MOV C, A; C=A
LDA 0102h; загружаем предыдущую сумму
ADD C; складываем с предыдущими значениями
STA 0102h; сохраняем сумму
DCR D; декремент счетчика
JNZ MET1; цикл пока не 0
MVI H, 0; старший байт делимого
MVI C, 3; делитель
LDA 0100h; загружаем первую сумму
MOV L, A; L=A
CALL Д16; делим для осреднения на 3
CALL Д16; делим еще раз на 3 (по алгоритму)
MOV A, L; A=L
STA 0100h; сохраняем осредненное значение
LDA 0101h; загружаем 2 суммуL, A; L=A
CALL Д16; делим для осреднения на 3
MOV A, L; A=L
STA 0101h; сохраняем осредненное значение
LDA 0102h; загружаем 3 суммуL, A; L=A
CALL Д16; делим для осреднения на 3
MOV A, L; A=L
STA 0102h; сохраняем осредненное значение
LDA 0100h; х1
MOV C, A; 1-й множитель
LDA 0101h; х2
MOV E, A; 2-й множитель
CALL У88; умножаем, результат в HL
XCHG; DE=HL0102h; х3
MOV C, A; 3-й множитель
CALL У24; умножаем еще, результат в BHL (24 бита)
END: JMP END; конец программы.